TRANSLATION SUPPORT FOR A VIRTUAL CACHE

• Main Authors: REICHART, Johannes Christian, TSAI, Aaron, MAYER, Ulrich, JACOBI, Chistian, RECKTENWALD, Martin, HELMS, Markus Michael, SAPORITO, Anthony
• Format: Patent
• Language: English; French
• Published: 20.12.2018
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Disclosed herein is a virtual cache and method in a processor for supporting multiple threads on the same cache line. The processor is configured to support virtual memory and multiple threads. The virtual cache directory includes a plurality of directory entries, each entry is associated with a cache line. Each cache line has a corresponding tag. The tag includes a logical address, an address space identifier, a real address bit indicator, and a per thread validity bit for each thread that accesses the cache line. When a subsequent thread determines that the cache line is valid for that thread the validity bit for that thread is set, while not invalidating any validity bits for other threads. L'invention concerne une mémoire cache virtuelle et un procédé dans un processeur destiné à prendre en charge de multiples fils sur la même ligne de cache. Le processeur est configuré pour prendre en charge une mémoire virtuelle et de multiples fils. Le répertoire de cache virtuel comprend une pluralité d'entrées de répertoire, chaque entrée étant associée à une ligne de cache. Chaque ligne de cache a une étiquette correspondante. L'étiquette comprend une adresse logique, un identifiant d'espace d'adresse, un indicateur de bit d'adresse réel et un bit de validité par fil pour chaque fil qui accède à la ligne de cache. Lorsqu'un fil suivant détermine que la ligne de cache est valide pour ce fil, le bit de validité pour ce fil est défini, sans invalider aucun bit de validité pour d'autres fils.