COMPUTATION DEVICE AND COMPUTATION SYSTEM
A computation device equipped with: a data multiplexer which, when a mode signal indicates a second computation mode, outputs first higher-order data in the form of first output data and fifth output data, outputs first lower-order data in the form of third output data and seventh output data, outpu...
Saved in:
Main Authors | , , , |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
15.11.2018
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | A computation device equipped with: a data multiplexer which, when a mode signal indicates a second computation mode, outputs first higher-order data in the form of first output data and fifth output data, outputs first lower-order data in the form of third output data and seventh output data, outputs second higher-order data in the form of second output data, outputs second lower-order data in the form of fourth output data, outputs third higher-order data, which is higher-order data of a second number of bits within third input data, in the form of sixth output data, and outputs third lower-order data, which is lower-order data of the second number of bits within the third input data, in the form of eighth output data; and first to fourth multipliers, each of which multiplies two items of output data.
La présente invention concerne un dispositif de calcul équipé : d'un multiplexeur de données qui, lorsqu'un signal de mode indique un second mode de calcul, délivre des premières données d'ordre supérieur sous la forme de premières données de sortie et de cinquièmes données de sortie, délivre des premières données d'ordre inférieur sous la forme de troisièmes données de sortie et de septième données de sortie, délivre des deuxièmes données d'ordre supérieur sous la forme de deuxièmes données de sortie, délivre des deuxièmes données d'ordre inférieur sous la forme de quatrièmes données de sortie, délivre des troisièmes données d'ordre supérieur, qui sont des données d'ordre supérieur d'un second nombre de bits à l'intérieur de troisièmes données d'entrée, sous la forme de sixièmes données de sortie, et délivre des troisièmes données d'ordre inférieur, qui sont des données d'ordre inférieur du second nombre de bits dans les troisièmes données d'entrée, sous la forme de huitième données de sortie ; et d'un premier à un quatrième multiplicateur, chacun multipliant deux éléments de données de sortie.
演算装置は、モード信号が第2演算モードを示す場合には、第1上位データを第1出力データ及び第5出力データとし、第1下位データを第3出力データ及び第7出力データとして出力し、第2上位データを第2出力データとし、第2下位データを第4出力データとして出力するとともに、第3入力データのうちの第2ビット数の上位データである第3上位データを第6出力データとし、第3入力データのうちの第2ビット数の下位データである第3下位データを第8出力データとして出力するデータマルチプレクサと、それぞれが2つの出力データの乗算を行う第1~第4乗算器と、を備える。 |
---|---|
Bibliography: | Application Number: WO2018JP18400 |