TRANSISTOR SWITCH

Various aspects of this disclosure describe configuring and operating a transistor switch. Examples include a biasing circuit that contains a pair of diodes and a pair of resistors. The resistors may be placed in parallel by forward-biasing the pair of diodes. When the transistor is disabled (e.g.,...

Full description

Saved in:
Bibliographic Details
Main Author GOKTEPELI, Sinan
Format Patent
LanguageEnglish
French
Published 01.11.2018
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Various aspects of this disclosure describe configuring and operating a transistor switch. Examples include a biasing circuit that contains a pair of diodes and a pair of resistors. The resistors may be placed in parallel by forward-biasing the pair of diodes. When the transistor is disabled (e.g., switch is open), gate-induced-drain-leakage (GIDL) current from the transistor, when flowing, may be split between each of the resistors to inhibit a voltage drop on the gate of the transistor, which may reduce harmonic distortion and/or increase the breakdown voltage of the transistor. The resistor values can be selected to ensure that the gate voltage of the transistor stays approximately equal to a negative bias voltage. La présente invention concerne, selon divers aspects, la configuration et le fonctionnement d'un commutateur à transistor. Des exemples comprennent un circuit de polarisation qui contient une paire de diodes et une paire de résistances. Les résistances peuvent être placées en parallèle par polarisation directe de la paire de diodes. Quand le transistor est désactivé (par exemple, le commutateur est ouvert), un courant de fuite de drain induit par grille (GIDL) provenant du transistor, quand il s'écoule, peut être divisé entre chacune des résistances pour inhiber une chute de tension sur la grille du transistor, ceci pouvant réduire la distorsion harmonique et/ou augmenter la tension de claquage du transistor. Les valeurs de résistance peuvent être sélectionnées pour faire en sorte que la tension de grille du transistor reste approximativement égale à une tension de polarisation négative.
Bibliography:Application Number: WO2018US27312