POWER CONVERSION DEVICE

• Main Author: KIDERA Kazunori
• Format: Patent
• Language: English; French; Japanese
• Published: 04.10.2018
• Subjects: APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS; CONTROL OR REGULATION THEREOF; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER; ELECTRICITY; GENERATION

A control circuit 15 performs power conversion by controlling the phase difference between the switching phase of a plurality of switching elements in a first bridge circuit 11, and the switching phase of a plurality of switching elements in a second bridge circuit 12, and controls such that the phase difference is reduced to lower the output power. If the phase difference reaches a preset lower limit value when the input power drops, the control circuit 15 controls such that the ON time of the plurality of switching elements in the second bridge circuit 12 is shorter while maintaining the phase difference at the lower limit value. L'invention concerne un circuit de commande (15) qui effectue une conversion de puissance en commandant la différence de phase entre la phase de commutation d'une pluralité d'éléments de commutation dans un premier circuit en pont (11) et la phase de commutation d'une pluralité d'éléments de commutation dans un deuxième circuit en pont (12), et effectue la commande de telle sorte que la différence de phase est réduite afin d'abaisser la puissance de sortie. Si la différence de phase atteint une valeur limite inférieure prédéfinie lorsque la puissance d'entrée chute, le circuit de commande (15) commande de telle sorte que le temps de conduction de la pluralité d'éléments de commutation dans le deuxième circuit en pont (12) est plus court tout en maintenant la différence de phase à la valeur limite inférieure. 制御回路１５は、第１ブリッジ回路１１の複数のスイッチング素子のスイッチング位相と、第２ブリッジ回路１２の複数のスイッチング素子のスイッチング位相との位相差を制御して電力変換し、出力電力を低下させるときに位相差を小さく制御し、入力電力の降圧時に位相差が予め定められた下限値に達した場合、位相差を下限値に固定した状態で、第２ブリッジ回路１２の複数のスイッチング素子のオン時間を短く制御する。