DISPLAY DEVICE
This display device includes: a plurality of source lines; a plurality of gate lines; a source driver; a gate driver; a plurality of pixel transistors electrically connected to the source lines and the gate lines, respectively; a monitor transistor wherein the drain electrode is electrically connect...
Saved in:
Main Authors | , , , |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
27.09.2018
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | This display device includes: a plurality of source lines; a plurality of gate lines; a source driver; a gate driver; a plurality of pixel transistors electrically connected to the source lines and the gate lines, respectively; a monitor transistor wherein the drain electrode is electrically connected to a first external terminal, the gate electrode is electrically connected to a second external terminal, and the source electrode is electrically connected to a third external terminal; a reference transistor wherein the drain electrode is electrically connected to a fourth external terminal, the gate electrode is electrically connected to a fifth external terminal, and the source electrode is electrically connected to a sixth external terminal; and a detection unit, which is electrically connected to the third external terminal and the sixth external terminal, and which detects the shift quantity of a threshold voltage of the monitor transistor.
La présente invention concerne un dispositif d'affichage qui inclut : une pluralité de lignes de source ; une pluralité de lignes de grille ; un circuit d'attaque de source ; un circuit d'attaque de grille ; une pluralité de transistors de pixels connectés électriquement aux lignes de source et aux lignes de grilles, respectivement ; un transistor de contrôle dans lequel l'électrode de drain est connectée électriquement à une première borne externe, l'électrode de grille est connectée électriquement à une deuxième borne externe, et l'électrode de source est connectée électriquement à une troisième borne externe ; un transistor de reference dans lequel l'électrode de drain est connectée électriquement à une quatrième borne externe, l'électrode de grille est connectée électriquement à une cinquième borne externe, et l'électrode de source est connectée électriquement à une sixième borne externe ; et une unité de détection, laquelle est connectée électriquement à la troisième borne externe et à la sixième borne externe, et détecte la quantité de décalage d'une tension de seuil du transistor de contrôle.
表示装置は、複数のソース線と、複数のゲート線と、ソースドライバと、ゲートドライバと、前記各ソース線及び前記各ゲート線に電気的に接続された複数の画素トランジスタと、ドレイン電極が第1外部端子に電気的に接続され、ゲート電極が第2外部端子に電気的に接続され、ソース電極が第3外部端子に電気的に接続されたモニタトランジスタと、ドレイン電極が第4外部端子に電気的に接続され、ゲート電極が第5外部端子に電気的に接続され、ソース電極が第6外部端子に電気的に接続された基準トランジスタと、前記第3外部端子及び前記第6外部端子に電気的に接続され、前記モニタトランジスタの閾値電圧のシフト量を検出する検出部と、を含む。 |
---|---|
Bibliography: | Application Number: WO2018JP03188 |