TIGHT PITCH BY ITERATIVE SPACER FORMATION

• Main Author: SCHENKER, Richard E
• Format: Patent
• Language: English; French
• Published: 05.07.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

An integrated circuit die including a tight pitch interconnect structure and a method of fabricating a tight pitch interconnect structure is disclosed. The integrated circuit die includes a device layer and an interconnect structure. The interconnect structure includes a via to electrically couple with the device layer to a conductive layer. The interconnect structure includes a plurality of first features having a repeating pattern of feature sizes. The plurality of first features are disposed between a respective one of a plurality of second features. Each of the plurality of first features has a narrower width than the plurality of second features. Cette invention concerne une puce de circuit intégré comprenant une structure d'interconnexion à pas serré et un procédé de fabrication d'une structure d'interconnexion à pas serré. La puce de circuit intégré comprend une couche de dispositif et une structure d'interconnexion. La structure d'interconnexion comprend un trou d'interconnexion destiné à se coupler électriquement avec la couche de dispositif à une couche conductrice. La structure d'interconnexion comprend une pluralité de premiers éléments ayant un motif répétitif de tailles d'éléments. La pluralité de premiers éléments est disposée entre de seconds éléments respectifs parmi une pluralité de seconds éléments. Chacun de la pluralité de premiers éléments a une largeur inférieure à celle de la pluralité de seconds éléments.