SPLIT-GATE FLASH CELL FORMED ON RECESSED SUBSTRATE

• Main Authors: CHEN, Chun, PAK, James, KIM, Unsoon, KANG, Inkuk, KANG, Sung-Taeg, CHANG, Kuo-Tung
• Format: Patent
• Language: English; French
• Published: 21.06.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A semiconductor device including a non-volatile memory (NVM) cell and method of making the same are disclosed. The semiconductor device includes a metal-gate logic transistor formed on a logic region of a substrate, and the NVM cell integrally formed in a first recess in a memory region of the same substrate, wherein the first recess is recessed relative to a first surface of the substrate in the logic region. Generally, the metal-gate logic transistor further including a planarized surface above and substantially parallel to the first surface of the substrate in the logic region, and the NVM cell is arranged below an elevation of the planarized surface of the metal-gate. In some embodiments, logic transistor is a High-k Metal-gate (HKMG) logic transistor with a gate structure including a metal-gate and a high-k gate dielectric. Other embodiments are also disclosed. La présente invention porte sur un dispositif à semi-conducteur comprenant une cellule de mémoire non volatile (NVM pour Non-Volatile Memory) et sur son procédé de fabrication. Le dispositif à semi-conducteur comprend un transistor logique à grille métallique formé sur une région logique d'un substrat et la cellule de mémoire non volatile formée d'un seul tenant dans un premier évidement dans une région de mémoire du même substrat, le premier évidement étant en retrait par rapport à une première surface du substrat dans la région logique. Généralement, le transistor logique à grille métallique comprend en outre une surface planarisée au-dessus de la première surface du substrat, et sensiblement parallèle à cette dernière, dans la région logique et la cellule de mémoire non volatile est disposée en dessous d'une élévation de la surface planarisée de la grille métallique. Selon certains modes de réalisation, le transistor logique est un transistor logique à grille métallique à constante diélectrique élevée (HKMG pour High-K Metal-Gate) ayant une structure de grille comprenant une grille métallique et un diélectrique de grille à constante diélectrique élevée. La présente invention se rapporte également à d'autres modes de réalisation.