EQUALIZING ERASE DEPTH IN DIFFERENT BLOCKS OF MEMORY CELLS

• Main Authors: DONG, Yingda, ZENG, Caifu, PANG, Liang, YU, Xuehong, ZHANG, Zhengyi
• Format: Patent
• Language: English; French
• Published: 07.06.2018
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

A memory device and associated techniques provide a uniform erase depth for different blocks of memory cells which are at different distances from pass gates of a voltage source. In one approach, a voltage of a source side select gate transistor of a memory string is a decreasing function of the distance. In another approach, a magnitude or duration of an erase voltage at a source end of a memory string is an increasing function of the distance. Adjacent blocks can be arranged in subsets and treated as being at a common distance. In another approach, an additional erase pulse can be applied when the distance of the block exceeds a threshold. Other variables such as initial erase voltage and step size can also be adjusted as a function of distance. L'invention concerne un dispositif de mémoire et des techniques associées fournissant une profondeur d'effacement uniforme pour différents blocs de cellules de mémoire qui sont à des distances différentes des grilles de passage d'une source de tension. Selon une approche, une tension d'un transistor à grille de sélection côté source d'une chaîne de mémoire est une fonction décroissante de la distance. Selon une autre approche, une amplitude ou une durée d'une tension d'effacement à une extrémité source d'une chaîne de mémoire est une fonction croissante de la distance. Des blocs adjacents peuvent être agencés en sous-ensembles et traités comme étant à une distance commune. Selon une autre approche, une impulsion d'effacement supplémentaire peut être appliquée lorsque la distance du bloc dépasse un seuil. D'autres variables telles que la tension d'effacement initiale et la taille de l'étape peuvent également être réglées en fonction de la distance.