VECTOR PROCESSOR AND CONTROL METHOD THEREFOR

• Main Authors: PARK, Jae-un, SUH, Dong-kwan, YOON, Kang-jin, KWON, Ki-seok
• Format: Patent
• Language: English; French; Korean
• Published: 07.06.2018
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A vector processor is disclosed. The vector processor comprises: a plurality of register files provided to each of a plurality of single instruction multiple data (SIMD) lanes, storing each of a plurality of pieces of data, and respectively outputting input data to be used in a current cycle among the plurality of pieces of data; a shuffle unit for receiving a plurality of pieces of input data outputted from the plurality of register files, and performing shuffling such that the received plurality of pieces of input data respectively correspond to the plurality of SIMD lanes and outputting the same; and a command execution unit for executing a parallel operation by receiving input data outputted from the shuffle unit. L'invention concerne un processeur vectoriel. Le processeur vectoriel comprend : une pluralité de fichiers de registre fournis à chaque voie d'une pluralité de voies de données multiples d'instruction unique (SIMD), stockant chaque donnée parmi une pluralité d'éléments de données, et délivrant en sortie respectivement des données d'entrée à utiliser dans un cycle courant parmi la pluralité d'éléments de données ; une unité de brassage pour recevoir une pluralité d'éléments de données d'entrée délivrées en sortie à partir de la pluralité de fichiers de registre, et effectuer un brassage de sorte que la pluralité reçue d'éléments de données d'entrée correspond respectivement à la pluralité de voies SIMD et délivrer celles-ci en sortie ; et une unité d'exécution de commande pour exécuter une opération parallèle en recevant des données d'entrée délivrées en sortie par l'unité de brassage. 벡터 프로세서가 개시된다. 본 벡터 프로세서는, 복수의 SIMD(Single Instruction Multiple Data) 레인(lane) 각각에 구비되며, 각각 복수의 데이터를 저장하고, 복수의 데이터 중 현재 싸이클에 이용되는 입력 데이터를 각각 출력하는 복수의 레지스터 파일, 복수의 레지스터 파일로부터 출력되는 복수의 입력 데이터를 수신하고, 수신된 복수의 입력 데이터를 복수의 SIMD 레인 각각에 대응되도록 셔플(shuffle)하여 출력하는 셔플 유닛 및 셔플 유닛으로부터 출력되는 입력 데이터를 수신하여 병렬 연산을 수행하는 명령 실행 유닛(execution unit)을 포함한다.