COLUMN-SHAPED SEMICONDUCTOR DEVICE, AND METHOD FOR MANUFACTURING SAME

• Main Authors: MASUOKA Fujio, HARADA Nozomu
• Format: Patent
• Language: English; French; Japanese
• Published: 22.02.2018
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

With a first mask material layer (2) formed on an Si substrate as a mask, the Si substrate is etched, and an Si column (3) is formed on the Si substrate (1a). Then, with a second mask material layer (4) formed surrounding the side surface of the Si column (3) as a mask, an Si column base part is formed enclosing the outside of the Si column (3). Then, with the first and second mask material layers (2, 4) as masks, an SiO2 layer (10) is formed that occupies the entire cross section of the Si column base part, and that is connected to the Si substrate (1a) of the outer periphery of the Si column base part. Recessed parts (10a, 10b) are formed at the top and bottom of the SiO2 layer (10). There is formed, on the SiO2 layer (10), an SGT that includes a gate insulation HfO2 layer enclosing the outer circumference of the Si column (3), a gate conductor TiN layer, an N+ layer that will become a source or drain inside the Si column (3), and an Si column between N+ layers that will become a channel. Selon l'invention, avec une première couche de matériau de masque (2) formée sur un substrat de silicium (Si) en tant que masque, le substrat de Si est gravé, et une colonne de Si (3) est formée sur le substrat de Si (1a). Ensuite, avec une seconde couche de matériau de masque (4) formée entourant la surface latérale de la colonne de Si (3) en tant que masque, une partie de base de colonne de Si est formée entourant l'extérieur de la colonne de Si (3). Ensuite, avec les première et seconde couches de matériau de masque (2, 4) en tant que masques, une couche de SiO2 (10) est formée, couche qui occupe toute la section transversale de la partie de base de colonne de Si, et qui est reliée au substrat de Si (1a) de la périphérie externe de la partie de base de colonne de Si. Des parties évidées (10a, 10b) sont formées au sommet et au niveau de la partie inférieure de la couche de SiO2 (10). À cet endroit est formé, sur la couche de SiO2 (10), un transistor à grille entourante (SGT, Surrounding Gate Transistor) qui comprend une couche d'isolation de grille HfO2 entourant la circonférence externe de la colonne de Si (3), une couche de TiN de conducteur de grille, une couche N+ qui deviendra une source ou un drain à l'intérieur de la colonne de Si (3), et une colonne de Si entre les couches N+ qui deviendra un canal. Ｓｉ基板上に形成した第１のマスク材料層（２）をマスクにして、Ｓｉ基板をエッチングして、Ｓｉ基板（１ａ）上にＳｉ柱（３）を形成する。そして、Ｓｉ柱（３）の側面を囲んで形成した第２のマスク材料層（４）をマスクにして、Ｓｉ柱（３）の外側を囲んだＳｉ柱台部を形成する。そして、第１、第２のマスク材料層（２、４）をマスクにして、Ｓｉ柱台部の断面の全てを占め、且つＳｉ柱台部の外周部のＳｉ基板（１ａ）に繋がるＳｉＯ２層（１０）を形成する。ＳｉＯ２層（１０）の上下には凹み部（１０ａ、１０ｂ）が形成されている。そして、ＳｉＯ２層（１０）上に、Ｓｉ柱（３）の外周を囲んだゲート絶縁ＨｆＯ２層と、ゲート導体ＴｉＮ層と、Ｓｉ柱（３）内にソースまたはドレインとなるＮ＋層と、チャネルとなるＮ＋層間のＳｉ柱とを含むＳＧＴが形成される。