SYSTEMS, METHODS AND DEVICES FOR STANDBY POWER ENTRY WITHOUT LATENCY TOLERANCE INFORMATION

Standby power entry can be performed without latency tolerance information. The embodiments disclosed herein enable a power delivery system of a computing system to enter the requested low power state while ignoring any latency tolerance information throughout the platform. For example, an operating...

Full description

Saved in:
Bibliographic Details
Main Authors SONGER, Neil W, COOPER, Barnes
Format Patent
LanguageEnglish
French
Published 28.12.2017
Subjects
Online AccessGet full text

Cover

Loading…
Abstract Standby power entry can be performed without latency tolerance information. The embodiments disclosed herein enable a power delivery system of a computing system to enter the requested low power state while ignoring any latency tolerance information throughout the platform. For example, an operating system (OS) can request a Forced Cx state (also known as a Forced C state), such as a Forced C10 state, allowing the system to ignore any latency tolerance information throughout the platform. This Forced Cx state can be used as a test mechanism to determine if a problematic device or integrated circuit is blocking entry into the low power state. La présente invention a trait à une entrée de puissance de secours qui peut être réalisée sans informations de tolérance de latence. Les modes de réalisation de la présente invention autorisent un système de distribution de puissance d'un système informatique à entrer dans l'état de faible puissance demandé tout en ignorant toute information de tolérance de latence sur toute la plate-forme. Par exemple, un système d'exploitation (OS) peut demander un état Cx forcé (également connu sous le nom d'état C forcé), tel qu'un état C10 forcé, ce qui permet au système d'ignorer toute information de tolérance de latence sur toute la plate-forme. Cet état Cx forcé peut être utilisé comme mécanisme de test en vue de déterminer si un dispositif problématique ou un circuit intégré bloque l'entrée dans l'état de faible puissance.
AbstractList Standby power entry can be performed without latency tolerance information. The embodiments disclosed herein enable a power delivery system of a computing system to enter the requested low power state while ignoring any latency tolerance information throughout the platform. For example, an operating system (OS) can request a Forced Cx state (also known as a Forced C state), such as a Forced C10 state, allowing the system to ignore any latency tolerance information throughout the platform. This Forced Cx state can be used as a test mechanism to determine if a problematic device or integrated circuit is blocking entry into the low power state. La présente invention a trait à une entrée de puissance de secours qui peut être réalisée sans informations de tolérance de latence. Les modes de réalisation de la présente invention autorisent un système de distribution de puissance d'un système informatique à entrer dans l'état de faible puissance demandé tout en ignorant toute information de tolérance de latence sur toute la plate-forme. Par exemple, un système d'exploitation (OS) peut demander un état Cx forcé (également connu sous le nom d'état C forcé), tel qu'un état C10 forcé, ce qui permet au système d'ignorer toute information de tolérance de latence sur toute la plate-forme. Cet état Cx forcé peut être utilisé comme mécanisme de test en vue de déterminer si un dispositif problématique ou un circuit intégré bloque l'entrée dans l'état de faible puissance.
Author COOPER, Barnes
SONGER, Neil W
Author_xml – fullname: SONGER, Neil W
– fullname: COOPER, Barnes
BookMark eNqNi7sKwjAUQDPo4OsfLrgq2HToHJNbGmgTSW4tcSlF4iRtof4_ZvADnA4cztmy1TiNccMePnjCxp-gQaqs8iCMAoV3LdFDaR14SuYa4GY7dICGXIBOp7YlqAWhkQHI1uiEkQjapKcRpK3Zs_VreC_x8OOOHUskWZ3jPPVxmYdnHOOn7yy_ZAXnvMgzkeX_VV-RwzTV
ContentType Patent
DBID EVB
DatabaseName esp@cenet
DatabaseTitleList
Database_xml – sequence: 1
  dbid: EVB
  name: esp@cenet
  url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP
  sourceTypes: Open Access Repository
DeliveryMethod fulltext_linktorsrc
Discipline Medicine
Chemistry
Sciences
Physics
DocumentTitleAlternate SYSTÈMES, PROCÉDÉS ET DISPOSITIFS DESTINÉS À UNE ENTRÉE DE PUISSANCE DE SECOURS SANS INFORMATIONS DE TOLÉRANCE DE LATENCE
ExternalDocumentID WO2017222731A1
GroupedDBID EVB
ID FETCH-epo_espacenet_WO2017222731A13
IEDL.DBID EVB
IngestDate Fri Jul 19 14:42:36 EDT 2024
IsOpenAccess true
IsPeerReviewed false
IsScholarly false
Language English
French
LinkModel DirectLink
MergedId FETCHMERGED-epo_espacenet_WO2017222731A13
Notes Application Number: WO2017US34200
OpenAccessLink https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20171228&DB=EPODOC&CC=WO&NR=2017222731A1
ParticipantIDs epo_espacenet_WO2017222731A1
PublicationCentury 2000
PublicationDate 20171228
PublicationDateYYYYMMDD 2017-12-28
PublicationDate_xml – month: 12
  year: 2017
  text: 20171228
  day: 28
PublicationDecade 2010
PublicationYear 2017
RelatedCompanies INTEL CORPORATION
RelatedCompanies_xml – name: INTEL CORPORATION
Score 3.113732
Snippet Standby power entry can be performed without latency tolerance information. The embodiments disclosed herein enable a power delivery system of a computing...
SourceID epo
SourceType Open Access Repository
SubjectTerms CALCULATING
COMPUTING
COUNTING
ELECTRIC DIGITAL DATA PROCESSING
PHYSICS
Title SYSTEMS, METHODS AND DEVICES FOR STANDBY POWER ENTRY WITHOUT LATENCY TOLERANCE INFORMATION
URI https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20171228&DB=EPODOC&locale=&CC=WO&NR=2017222731A1
hasFullText 1
inHoldings 1
isFullTextHit
isPrint
link http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dT8IwEL8Q_HxT1PiBpolmTy6yD3Q8EANbCRi2EVY-5gvZ1pKYmEFkxn_fawPKE4-9a5u2yfXud727AjxwkzvzzGzoCVoDul23uJ5Y85qeOkZiCZGmNS6zkf3guTuy36b1aQk-N7kwqk7ojyqOiBKVobwX6r5e_juxPBVbuXpKP5C0eO2wpqet0bHxYpimo3ntJh2EXuhqrou4TQuGiifTPi2jhVhpTxrSstI-HbdlXspyW6l0TmB_gPPlxSmURF6BI3fz91oFDv31k3cFDlSMZrZC4loOV2fwHsURo370SHzKuqEXkVbgEY-Oey6NCAI7EjGktGMyCCd0SGjAhjGZ9LDviJF-i9HAjQkL-1QG6lHSC3CMr9xV53Dfoczt6rjc2d_pzCbh9t6sCyjni1xcAhGoe7mNeEIaPRafJ7U0aQhuZSjDIkucK6jumul6N_sGjmVTRnaYThXKxde3uEX9XKR36lh_AZ7gjJk
link.rule.ids 230,309,786,891,25594,76906
linkProvider European Patent Office
linkToHtml http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV1LT8JAEJ4QfOBNUeMDdRNNTzbSFqQciIF2Sat9ELo86oX0sSQmphCp8e8724By4jqzO9mdZHbm252ZBXhI1VSfJ2pbjjAakBtNLZUjbV6XY12JNM7juJ6KamTXe7ZGjddpc1qCz00tTNEn9KdojogWlaC958V5vfy_xDKL3MrVU_yBpMVLn3VMaY2OlZaiqrpk9jp04Ju-IRkG4jbJGxY8UfapKV3ESnst0Z9XBE_jnqhLWW47lf4x7A9QXpafQIlnVagYm7_XqnDorp-8q3BQ5GgmKySu7XB1Cu9BGDDqBo_EpczyzYB0PZOYdGwbNCAI7EjAkNILycCf0CGhHhuGZGLj2BEjTpdRzwgJ8x0qEvUosT2c4xbXVWdw36fMsGRc7uxPO7OJv7037RzK2SLjF0A4-t60gXhCBD1aOo_qcdTmqZagDfMk0i-htkvS1W72HVQs5jozx_beruFIsESWh6rXoJx_ffMb9NV5fFuo-BdbO4-G
openUrl ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=SYSTEMS%2C+METHODS+AND+DEVICES+FOR+STANDBY+POWER+ENTRY+WITHOUT+LATENCY+TOLERANCE+INFORMATION&rft.inventor=SONGER%2C+Neil+W&rft.inventor=COOPER%2C+Barnes&rft.date=2017-12-28&rft.externalDBID=A1&rft.externalDocID=WO2017222731A1