ENHANCED DYNAMIC CLOCK AND VOLTAGE SCALING (DCVS) SCHEME

• Main Authors: DUROIU, Cristian, PARK, Hee Jun
• Format: Patent
• Language: English; French
• Published: 12.10.2017
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

In certain aspects, a method for frequency scaling comprises determining whether only a subset of multiple processors is active, wherein the multiple processors share one or more resources. The method also comprises increasing a frequency of at least one processor in the subset of the multiple processors if a determination is made that only the subset of the multiple processors is active and the frequency of the at least one processor is below a frequency threshold. This may be done, for example, to increase the time duration of an idle mode for the one or more shared resources and achieve an overall power reduction for a system including the multiple processors, the one or more shared resources, and/or other function blocks. L'invention concerne, dans certains aspects, un procédé de mise à l'échelle de fréquence comportant l'étape consistant à déterminer si seulement un sous-ensemble de multiples processeurs est actif, dans lequel les multiples processeurs partagent une ou plusieurs ressources. Le procédé comporte également l'étape consistant à augmenter une fréquence d'au moins un processeur dans le sous-ensemble des multiples processeurs si une détermination est effectuée comme quoi seul le sous-ensemble des multiples processeurs est actif et la fréquence dudit au moins un processeur est inférieure à un seuil de fréquence. Ceci peut être réalisé, par exemple, pour augmenter la durée d'un mode de repos pour lesdites une ou plusieurs ressources partagées et pour obtenir une réduction globale de la puissance pour un système comprenant les multiples processeurs, lesdites une ou plusieurs ressources partagées et/ou d'autres blocs de fonction.