TRANSISTOR GATE-CHANNEL ARRANGEMENTS

• Main Authors: RADOSAVLJEVIC, Marko, DEWEY, Gilbert W, MILLARD, Kent E, FRENCH, Marc C, RIOS, Rafael, LE, Van H, SHIVARAMAN, Shriram
• Format: Patent
• Language: English; French
• Published: 05.10.2017
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Disclosed herein are transistor gate-channel arrangements, and related methods and devices. For example, in some embodiments, a transistor gate-channel arrangement may include a channel material and a transistor gate stack. The transistor gate stack may include a gate electrode material, a high-k dielectric disposed between the gate electrode material and the channel material, and indium gallium zinc oxide (IGZO) disposed between the high-k dielectric material and the channel material. L'invention concerne des agencements grille-canal de transistor, et des procédés et des dispositifs associés. Par exemple, dans certains modes de réalisation, un agencement grille-canal de transistor peut comprendre un matériau de canal et un empilement de grille de transistor. L'empilement de grille de transistor peut comprendre un matériau d'électrode de grille, un diélectrique à constante diélectrique élevée disposé entre le matériau d'électrode de grille et le matériau de canal, et de l'oxyde d'indium-gallium-zinc (IGZO) disposé entre le matériau diélectrique à constante diélectrique élevée et le matériau de canal.