SEMICONDUCTOR DEVICE

• Main Author: TAKAGIWA, Kazumi
• Format: Patent
• Language: English; French; Japanese
• Published: 21.09.2017
• Subjects: APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC,OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWERSUPPLY SYSTEMS; BASIC ELECTRONIC CIRCUITRY; CONTROL OR REGULATION THEREOF; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUTPOWER; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER; ELECTRICITY; GENERATION; PULSE TECHNIQUE

In a gate drive circuit (2), the secondary side of a current mirror circuit (20) is formed by a PMOSFET (11) of a CMOS circuit (10). A drive capability adjustment circuit (30) receives input of an external signal adjusted by grounding any one or more of external signal input pads (34a-34c) pulled up to an internal power supply potential Vcc, and adjusts the charge capability of the PMOSFET (11) of the CMOS circuit (10) and the discharge capability of an NMOSFET (31). At the time of turn-on of an IGBT (1), a charge current to the gate of the IGBT 1 is adjusted on the basis of the potential of the ungrounded external signal input pad (34b), and at the time of turn-off, a discharge current from the gate of the IGBT (1) is adjusted by turning on an NMOSFET (31b) connected to the ungrounded external signal input pad (34b). Consequently, a semiconductor device that enables easy adjustment of drive capability and is very versatile can be provided. Selon la présente invention, dans un circuit d'attaque de grille (2), le côté secondaire d'un circuit miroir de courant (20) est formé par un PMOSFET (11) d'un circuit CMOS (10). Un circuit de réglage de capacité d'attaque (30) reçoit en entrée un signal externe réglé par mise à la masse d'un ou plusieurs plots parmi des plots d'entrée de signal externe (34a-34c) amenés à l'état haut à un potentiel d'alimentation interne Vcc, et règle la capacité de charge du PMOSFET (11) du circuit CMOS (10) et la capacité de décharge d'un NMOSFET (31). Au moment du déblocage d'un IGBT (1), un courant de charge appliqué à la grille de l'IGBT (1) est réglé sur la base du potentiel du plot d'entrée de signal externe non mis à la masse (34b), et au moment du blocage, un courant de décharge provenant de la grille de l'IGBT (1) est réglé par déblocage d'un NMOSFET (31b) connecté au plot d'entrée de signal externe non mis à la masse (34b). Par conséquent, un dispositif à semi-conducteurs qui permet un réglage facile de la capacité d'attaque et est très polyvalent peut être obtenu. ゲート駆動回路（２）において、カレントミラー回路（２０）の二次側はＣＭＯＳ回路（１０）のＰＭＯＳＦＥＴ（１１）で構成される。駆動能力調整回路（３０）は、内部電源電位Ｖｃｃにプルアップされた外部信号入力パッド（３４ａ）～（３４ｃ）のいずれか１つ以上を接地して調整された外部信号の入力を受け、ＣＭＯＳ回路（１０）のＰＭＯＳＦＥＴ（１１）の充電能力およびＮＭＯＳＦＥＴ（３１）の放電能力を調整する。ＩＧＢＴ（１）のターンオン時、接地していない外部信号入力パッド（３４ｂ）の電位に基づいて、ＩＧＢＴ１のゲートの充電電流が調整され、ターンオフ時、接地していない外部信号入力パッド（３４ｂ）に接続されたＮＭＯＳＦＥＴ（３１ｂ）をオンして、ＩＧＢＴ（１）のゲートの放電電流が調整される。このようにすることで、駆動能力を容易に調整することができ、かつ汎用性の高い半導体装置を提供することができる。