READ LATENCY REDUCTION IN A MEMORY DEVICE

• Main Authors: INTRATER, Gideon, NAVEH, Ishai, PEDERSEN, Bard
• Format: Patent
• Language: English; French
• Published: 08.09.2017
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

A memory device can include: a memory array with memory cells arranged as data lines; an interface that receives a read command requesting bytes of data in a consecutively addressed order from an address of a starting byte; a first buffer that stores a first data line from the memory array that includes the starting byte; a second buffer that stores a second data line from the memory array, which is consecutively addressed with respect to the first data line; output circuitry configured to access data from the buffers, and to sequentially output each byte from the starting byte through a highest addressed byte of the first data line, and each byte from a lowest addressed byte of the second data line until the requested data bytes has been output; and a data strobe driver that clocks each byte of data output by a data strobe on the interface. Selon l'invention, un dispositif mémoire peut comprendre : une matrice mémoire avec des cellules de mémoire agencées en lignes de données ; une interface qui reçoit une commande de lecture demandant des octets de données dans un ordre à adressage consécutif à partir d'une adresse d'un octet de début ; un premier tampon qui stocke une première ligne de données de la matrice mémoire qui contient l'octet de début ; un deuxième tampon qui stocke une deuxième ligne de données de la matrice mémoire, qui est à adressage consécutif par rapport à la première ligne de données ; de la circuiterie de sortie configurée pour accéder aux données des tampons, et fournir séquentiellement en sortie chaque octet à partir de l'octet de départ jusqu'à l'octet d'adresse la plus haute de la première ligne de données, et chaque octet à partir d'un octet d'adresse la plus basse de la deuxième ligne de données jusqu'à ce que les octets de données demandés aient été fournis ; et un pilote d'échantillonnage de données qui synchronise chaque octet de données fourni grâce à un échantillonnage de données sur l'interface.