SEMICONDUCTOR DEVICE

• Main Authors: WADA Shinichirou, IKEGAYA Katsumi
• Format: Patent
• Language: English; French; Japanese
• Published: 31.08.2017
• Subjects: BASIC ELECTRIC ELEMENTS; BASIC ELECTRONIC CIRCUITRY; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PULSE TECHNIQUE; SEMICONDUCTOR DEVICES

Provided is a semiconductor device capable of suppressing substrate bias effects of a high-side transistor while increasing the heat dissipation properties of a low-side transistor. A high-side NMOS transistor 101 is formed on a surface region S1 of an SOI substrate 30. A trench groove 41 surrounds the high-side NMOS transistor 101. SiO2 (first insulating body) fills the trench groove 41. A low-side NMOS transistor 102 is formed in a surface region S2 of the SOI substrate 30 around the trench groove 41. A side face Sf that connects the region S2 on which the low-side NMOS transistor 102 is formed and a rear surface of the SOI substrate 30 is exposed. L'invention concerne un dispositif semi-conducteur pouvant supprimer des effets de polarisation de substrat d'un transistor du côté haut tout en augmentant les propriétés de dissipation thermique d'un transistor du côté bas. Un transistor NMOS du côté haut (101) est formé sur une zone de surface (S1) d'un substrat de SOI (30). Une rainure de tranchée (41) entoure le transistor NMOS de côté haut (101). Du SiO2 (premier corps isolant) remplit la rainure de tranchée (41). Un transistor NMOS du côté bas (102) est formé dans une zone de surface (S2) du substrat de SOI (30) autour de la rainure de tranchée (41). Une face latérale (Sf) qui connecte la zone (S2) sur laquelle est formé le transistor NMOS de côté bas (102) et une surface arrière du substrat de SOI (30) sont découvertes. ローサイドトランジスタの放熱性を高めつつ、ハイサイドトランジスタの基板バイアス効果を抑制することができる半導体装置を提供する。 ハイサイドＮＭＯＳトランジスタ１０１は、ＳＯＩ基板３０の表面の領域Ｓ１に形成される。トレンチ溝４１は、ハイサイドＮＭＯＳトランジスタ１０１を囲む。ＳｉＯ２（第１の絶縁体）は、トレンチ溝４１を埋める。ローサイドＮＭＯＳトランジスタ１０２は、トレンチ溝４１の周りのＳＯＩ基板３０の表面の領域Ｓ２に形成される。ローサイドＮＭＯＳトランジスタ１０２が形成される領域Ｓ２とＳＯＩ基板３０の裏面とを繋ぐ側面Ｓｆが露出している。