BINARY TRANSLATION SUPPORT USING PROCESSOR INSTRUCTION PREFIXES

• Main Authors: SONDAG, Tyler N, MARGULIS, Oleg, AGRON, Jason M
• Format: Patent
• Language: English; French
• Published: 13.07.2017
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A processing system implementing techniques for binary translation support using processor instruction prefixes is provided. In one embodiment, the processing system includes a register bank having a plurality of registers to store data for use in executing instructions and a processor core operatively coupled to the register bank. An instruction to be executed by the processor core is received. The instruction is associated with a binary translator operation to translate input instruction sequences to output instruction sequences. An opcode prefix comprising a first part and a second part is identified within the instruction. The first part of the opcode prefix references the binary translator operation to be performed by the processor core. The second part of the opcode prefix identifies an extended register of the plurality of registers to be used during the binary translator operation. The extended register preserves a source register value of the plurality of registers. La présente invention concerne un système de traitement implémentant des techniques de support de traduction binaire au moyen de préfixes d'instructions de processeur. Dans un mode de réalisation, le système de traitement comprend une banque de registres comportant une pluralité de registres permettant de mémoriser des données destinées à être utilisées pour exécuter des instructions et un cœur de processeur couplé fonctionnellement à la banque de registres. Une instruction à exécuter par le cœur du processeur est reçue. L'instruction est associée à une opération de traducteur binaire pour traduire des séquences d'instructions en entrée en séquences d'instructions en sortie. Un préfixe de code d'opération comprenant une première partie et une seconde partie est identifié dans l'instruction. La première partie du préfixe de code d'opération fait référence à l'opération du traducteur binaire à effectuer par le cœur du processeur. La seconde partie du préfixe de code d'opération identifie un registre étendu de la pluralité de registres à utiliser pendant l'opération du traducteur binaire. Le registre étendu conserve une valeur de registre source de la pluralité de registres.