METALLIZATION STACKS WITH ENCLOSED VIAS

• Main Authors: GRIGGIO, Flavio, INDUKURI, Tejaswi K
• Format: Patent
• Language: English; French
• Published: 26.05.2017
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Described herein are systems and methods for providing a metallization stack to be used in an integrated circuit (IC) package. The metallization stack includes a via for providing electrical interconnection between a first interconnect and a second interconnect. The via is isolated from each of the first and the second interconnects by a respective barrier layer of an electrically conductive material. Enclosing the via from the interconnects using barrier layers reduces electromigration due to interdiffusion of the materials filling each of the interconnects and the material filling the via. Furthermore, such decoupling the via from the interconnects may allow the use of scaled thin conformal barriers for the interconnects and via, thus improving interconnect resistance, via resistance, and/or RC performance of the interconnect. L'invention concerne des systèmes et des procédés pour produire un empilement de métallisations destiné à être utilisé dans un boîtier de circuit intégré (CI). L'empilement de métallisations comprend un trou d'interconnexion pour assurer l'interconnexion électrique entre une première interconnexion et une seconde interconnexion. Le trou d'interconnexion est isolé de chacune des première et seconde interconnexions par une couche barrière respective d'un matériau électroconducteur. Le fait de protéger le trou d'interconnexion des interconnexions au moyen de couches barrières réduit l'électromigration due à l'interdiffusion des matériaux remplissant chacune des interconnexions et du matériau remplissant le trou d'interconnexion. En outre, ce découplage du trou d'interconnexion d'avec les interconnexions peut permettre l'utilisation de barrières conformes minces mises à l'échelle pour les interconnexions et le trou d'interconnexion, ce qui améliore la résistance d'interconnexion, la résistance de trou d'interconnexion et/ou les performances RC de l'interconnexion.