SOLID-STATE IMAGING DEVICE AND ELECTRONIC APPARATUS

• Main Authors: HIDA Shota, YAMANE Kazutaka, YAMAGISHI Hajime, TABUCHI Kiyotaka, OKAMOTO Masaki, ISHIDA Minoru, OINOUE Takashi
• Format: Patent
• Language: English; French; Japanese
• Published: 29.09.2016
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PICTORIAL COMMUNICATION, e.g. TELEVISION; SEMICONDUCTOR DEVICES

The present technology relates to a solid-state imaging device and an electronic apparatus which enable improvement of image quality. The solid-state imaging device is provided with a pixel region in which a plurality of pixels are arranged, a first wiring, a second wiring, and a shield layer. The second wiring is formed in a layer lower than the layer in which the first wiring is formed, and the shield layer is formed in a layer lower than at least the layer in which the first wiring is formed. The present technology is applicable to a CMOS image sensor, for example. La présente technologie se rapporte à un dispositif d'imagerie à semi-conducteurs et à un appareil électronique qui permettent une amélioration de la qualité de l'image. Le dispositif d'imagerie à semi-conducteurs est muni d'une région de pixels dans laquelle une pluralité de pixels sont disposés, d'un premier câblage, d'un second câblage, et d'une couche de blindage. Le second câblage est formé dans une couche inférieure à la couche dans laquelle est formé le premier câblage, et la couche de blindage est formée dans une couche inférieure au moins à la couche dans laquelle est formée le premier câblage. La présente technologie est applicable à un capteur d'image CMOS, par exemple. 　本技術は、画質を向上させることができるようにする固体撮像装置および電子機器に関する。 固体撮像装置は、複数の画素が配列された画素領域と、第１の配線と、第２の配線と、シールド層とを備える。第２の配線は、第１の配線より下層に形成され、シールド層は、少なくとも第１の配線より下層に形成される。本技術は、例えばCMOSイメージセンサに適用することができる。