LOW OVERHEAD HIERARCHICAL CONNECTIVITY OF CACHE COHERENT AGENTS TO A COHERENT FABRIC
In an example, a system-on-a-chip comprises a plurality of multi-core processors, such as four dual-core processors for eight total cores. Each of the processors connects to shared resources such as memory and peripherals via a shared uncore fabric. Because each input bus for each core can include h...
Saved in:
Main Authors | , , , , |
---|---|
Format | Patent |
Language | English French |
Published |
30.06.2016
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | In an example, a system-on-a-chip comprises a plurality of multi-core processors, such as four dual-core processors for eight total cores. Each of the processors connects to shared resources such as memory and peripherals via a shared uncore fabric. Because each input bus for each core can include hundreds of data lines, the number of lines into the shared uncore fabric can become prohibitive. Thus, inputs from each core are multiplexed, such as in a two-to-one configuration. The multiplexing may be a non-blocking, queued (such as FIFO) multiplexing to ensure that all packets from all cores are delivered to the uncore fabric. In certain embodiment, some smaller input lines may be provided to the uncore fabric non-multiplexed, and returns (outputs) from the uncore fabric to the cores may also be non-multiplexed.
Un exemple de l'invention concerne un système sur puce comprenant une pluralité de processeurs multi-cœurs, comme quatre processeurs à double cœur pour une totalité de huit cœurs. Chacun des processeurs se connecte à des ressources partagées, telles qu'une mémoire et des périphériques, par l'intermédiaire d'une structure sans cœur partagée. Du fait que chaque bus d'entrée pour chaque cœur peut comprendre des centaines de lignes de données, le nombre de lignes dans la structure sans cœur partagée peut devenir prohibitif. Par conséquent, les entrées provenant de chaque cœur sont multiplexées, par exemple dans une configuration de type deux vers un. Le multiplexage peut être un multiplexage sans blocage à file d'attente (par ex. FIFO) visant à garantir que tous les paquets provenant de tous les cœurs sont délivrés à la structure sans cœur. Dans certains mode de réalisation, certaines lignes d'entrée plus petites peut être prévues non-multiplexées pour la structure sans cœur, et les retours (sorties) de la structure sans cœur vers les cœurs peuvent également être non multiplexés. |
---|---|
Bibliography: | Application Number: WO2015US64856 |