RECONFIGURABLE SEMICONDUCTOR DEVICE

• Main Authors: YOSHIDA HIDEAKI, KOZUTSUMI HIROYUKI, KATSU MITSUNORI
• Format: Patent
• Language: English; French; Japanese
• Published: 14.04.2016
• Subjects: BASIC ELECTRIC ELEMENTS; BASIC ELECTRONIC CIRCUITRY; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PULSE TECHNIQUE; SEMICONDUCTOR DEVICES

The present invention enables a reconfigurable device and an analog circuit to be formed into one chip, and enables the analog circuit to be controlled by the reconfigurable device. This reconfigurable semiconductor device (1) is provided with: a plurality of logic units (20) connected to one another through address lines or data lines; and an analog unit (10) having a plurality of input/output units and an output amplifier. Each of the logic units (20) is provided with: a plurality of address lines; a plurality of data lines; a memory cell unit; and an address decoder for decoding an address signal to output a decoded signal to the memory cell unit. The plurality of logic units (20) and the analog unit (10) are mounted in the same chip package. La présente invention permet de former un dispositif reconfigurable et un circuit analogique dans une même puce, et permet de commander le circuit analogique par le dispositif reconfigurable. Ce dispositif à semi-conducteur reconfigurable (1) est pourvu : d'une pluralité d'unités logiques (20) connectées l'une à l'autre par l'intermédiaire de lignes d'adresse ou de lignes de données ; et d'une unité analogique (10) comprenant une pluralité d'unités d'entrée/sortie et un amplificateur de sortie. Chacune des unités logiques (20) est pourvue : d'une pluralité de lignes d'adresse ; d'une pluralité de lignes de données ; d'une unité à cellules de mémoire ; et d'un décodeur d'adresse servant à décoder un signal d'adresse pour délivrer un signal décodé à l'unité à cellules de mémoire. La pluralité d'unités logiques (20) et l'unité analogique (10) sont montées dans le même boîtier de puce. 　再構成可能デバイスとアナログ回路とをワンチップで形成し、アナログ回路の制御を、再構成可能デバイスで行うことができるようにする。再構成可能な半導体装置（１）は、互いにアドレス線又はデータ線で接続する複数の論理部（２０）と、複数の入出力部、および出力アンプを有するアナログ部（１０）と、を備え、前記各論理部（２０）は、複数のアドレス線と、複数のデータ線と、メモリセルユニットと、アドレス信号をデコードして、前記メモリセルユニットにデコード信号を出力するアドレスデコーダと、を備え、前記複数の論理部（２０）と、前記アナログ部（１０）が同一チップパッケージ内に実装されている。