SUCCESSIVE APPROXIMATION RESISTER ANALOG-TO-DIGITAL CONVERTER HAVING SEPARABLE DUAL CAPACITOR ARRAY

• Main Authors: BAEK, KWANG HYUN, CHO, SEONG JIN, KIM, JU EON, LEE, CHANG WOO
• Format: Patent
• Language: English; French; Korean
• Published: 04.02.2016
• Subjects: BASIC ELECTRONIC CIRCUITRY; CODE CONVERSION IN GENERAL; CODING; DECODING; ELECTRICITY

Disclosed is a successive approximation resister analog-to-digital converter having a separable dual capacitor array. The disclosed successive approximation resister analog-to-digital converter comprises: a dual capacitor array comprising a first capacitor array for converting the upper bits from among n bits, and a second capacitor array for converting the lower bits from among the n bits; a comparator for comparing the level signal outputted from the first capacitor array and the level signal outputted from the second capacitor array; and a SAR logic circuit for converting the analog input voltage to a digital signal of n bits by utilizing the results of the comparison, wherein the first capacitor array comprises a 1-1 capacitor unit and a 1-2 capacitor unit, and the second capacitor array comprises a 2-1 capacitor unit and a 2-2 capacitor unit, each capacitor unit comprising a plurality of capacitors connected in parallel. L'invention concerne un convertisseur analogique-numérique à registre d'approximations successives (SAR) comportant un ensemble de condensateurs double séparable. Le convertisseur analogique-numérique à registre d'approximations successives décrit comprend : un ensemble de condensateurs double, comprenant un premier ensemble de condensateurs pour convertir les bits supérieurs parmi n bits et un second ensemble de condensateurs pour convertir les bits inférieurs parmi les n bits ; un comparateur pour comparer le signal de niveau délivré par le premier ensemble de condensateurs et le signal de niveau délivré par le second ensemble de condensateurs ; et un circuit logique SAR pour convertir la tension d'entrée analogique en un signal numérique à n bits par utilisation des résultats de la comparaison, le premier ensemble de condensateurs comprenant une unité à condensateurs 1-1 et une unité à condensateurs 1-2, et le second ensemble de condensateurs comprenant une unité à condensateurs 2-1 et une unité à condensateurs 2-2, chaque unité à condensateurs comprenant une pluralité de condensateurs connectés en parallèle. 분리 형태의 듀얼 캐패시터 어레이를 가지는 연속 근사 레지스터 아날로그 디지털 변환기가 개시된다. 개시된 연속 근사 레지스터 아날로그 디지털 변환기는 n 비트 중에서, 상위 비트들을 변환하기 위한 제1 캐패시터 어레이 및 하위 비트들을 변환하기 위한 제2 캐패시터 어레이를 포함하는 듀얼 캐패시터 어레이; 상기 제1 캐패시터 어레이에서 출력된 레벨 신호 및 상기 제2 캐패시터 어레이에서 출력된 레벨 신호를 비교하는 비교기; 및 상기 비교 결과를 이용하여 아날로그 입력 전압을 상기 n 비트의 디지털 신호로 변환하는 SAR 논리 회로;를 포함하되, 상기 제1 캐패시터 어레이는 제1-1 캐패시터부 및 제1-2 캐패시터부를 포함하고, 상기 제2 캐패시터 어레이는 제2-1 캐패시터부 및 제2-2 캐패시터부를 포함하되, 상기 캐패시터부 각각은 병렬 연결된 복수의 캐패시터를 포함한다.