PACKAGED SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURING

In one general aspect, a package can include a semiconductor die having a first terminal on a first side of the semiconductor die and a second terminal on a second side of the semiconductor die, a leadframe portion electrically coupled to the second terminal of the semiconductor die, and a molding c...

Full description

Saved in:
Bibliographic Details
Main Authors WU, CHUNG-LIN, ASHRAFZADEH, AHMAD R, ESTACIO, MARIA CRISTINA, MIKOLAJCZAK, ADRIAN
Format Patent
LanguageEnglish
French
Published 11.06.2015
Subjects
Online AccessGet full text

Cover

Loading…
Abstract In one general aspect, a package can include a semiconductor die having a first terminal on a first side of the semiconductor die and a second terminal on a second side of the semiconductor die, a leadframe portion electrically coupled to the second terminal of the semiconductor die, and a molding compound. The first terminal on the first side of the semiconductor die, a first surface of the leadframe portion, and a first surface of the molding compound can define at least a portion of a first surface of the package. A second surface of the molding compound and a second surface of the leadframe portion can define at least a portion of a second surface of the package parallel to the first surface of the package, and the second surface can be on an opposite side of the package from the first surface of the package. Selon un aspect général, un boîtier peut comprendre une puce de semi-conducteur ayant une première borne sur un premier côté de la puce de semi-conducteur et une seconde borne sur un second côté de la puce de semi-conducteur, une partie de grille de connexion couplée électriquement à la seconde borne de la puce de semi-conducteur, et un composé de moulage. La première borne sur le premier côté de la puce de semi-conducteur, une première surface de la partie de grille de connexion, et une première surface du composé de moulage peuvent délimiter au moins une partie d'une première surface du boîtier. Une seconde surface du composé de moulage et une seconde surface de la partie de grille de connexion peuvent délimiter au moins une partie d'une seconde surface du boîtier parallèle à la première surface du boîtier, et la seconde surface peut être sur un côté opposé du boîtier par rapport à la première surface du boîtier.
AbstractList In one general aspect, a package can include a semiconductor die having a first terminal on a first side of the semiconductor die and a second terminal on a second side of the semiconductor die, a leadframe portion electrically coupled to the second terminal of the semiconductor die, and a molding compound. The first terminal on the first side of the semiconductor die, a first surface of the leadframe portion, and a first surface of the molding compound can define at least a portion of a first surface of the package. A second surface of the molding compound and a second surface of the leadframe portion can define at least a portion of a second surface of the package parallel to the first surface of the package, and the second surface can be on an opposite side of the package from the first surface of the package. Selon un aspect général, un boîtier peut comprendre une puce de semi-conducteur ayant une première borne sur un premier côté de la puce de semi-conducteur et une seconde borne sur un second côté de la puce de semi-conducteur, une partie de grille de connexion couplée électriquement à la seconde borne de la puce de semi-conducteur, et un composé de moulage. La première borne sur le premier côté de la puce de semi-conducteur, une première surface de la partie de grille de connexion, et une première surface du composé de moulage peuvent délimiter au moins une partie d'une première surface du boîtier. Une seconde surface du composé de moulage et une seconde surface de la partie de grille de connexion peuvent délimiter au moins une partie d'une seconde surface du boîtier parallèle à la première surface du boîtier, et la seconde surface peut être sur un côté opposé du boîtier par rapport à la première surface du boîtier.
Author ASHRAFZADEH, AHMAD R
MIKOLAJCZAK, ADRIAN
WU, CHUNG-LIN
ESTACIO, MARIA CRISTINA
Author_xml – fullname: WU, CHUNG-LIN
– fullname: ASHRAFZADEH, AHMAD R
– fullname: ESTACIO, MARIA CRISTINA
– fullname: MIKOLAJCZAK, ADRIAN
BookMark eNrjYmDJy89L5WSwDnB09nZ0d3VRCHb19XT293MJdQ7xD1JwcQ3zdHYNVnD0c1HwdQ3x8HcJVvB3U_B19At1c3QOCQ3y9HPnYWBNS8wpTuWF0twMym6uIc4euqkF-fGpxQWJyal5qSXx4f5GBoamBhamhiYmjobGxKkCAI63K-4
ContentType Patent
DBID EVB
DatabaseName esp@cenet
DatabaseTitleList
Database_xml – sequence: 1
  dbid: EVB
  name: esp@cenet
  url: http://worldwide.espacenet.com/singleLineSearch?locale=en_EP
  sourceTypes: Open Access Repository
DeliveryMethod fulltext_linktorsrc
Discipline Medicine
Chemistry
Sciences
DocumentTitleAlternate DISPOSITIFS À SEMI-CONDUCTEURS MIS EN BOÎTIER ET PROCÉDÉS DE FABRICATION
ExternalDocumentID WO2015085144A1
GroupedDBID EVB
ID FETCH-epo_espacenet_WO2015085144A13
IEDL.DBID EVB
IngestDate Fri Jul 19 15:41:29 EDT 2024
IsOpenAccess true
IsPeerReviewed false
IsScholarly false
Language English
French
LinkModel DirectLink
MergedId FETCHMERGED-epo_espacenet_WO2015085144A13
Notes Application Number: WO2014US68741
OpenAccessLink https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20150611&DB=EPODOC&CC=WO&NR=2015085144A1
ParticipantIDs epo_espacenet_WO2015085144A1
PublicationCentury 2000
PublicationDate 20150611
PublicationDateYYYYMMDD 2015-06-11
PublicationDate_xml – month: 06
  year: 2015
  text: 20150611
  day: 11
PublicationDecade 2010
PublicationYear 2015
RelatedCompanies FAIRCHILD SEMICONDUCTOR CORPORATION
RelatedCompanies_xml – name: FAIRCHILD SEMICONDUCTOR CORPORATION
Score 2.9933686
Snippet In one general aspect, a package can include a semiconductor die having a first terminal on a first side of the semiconductor die and a second terminal on a...
SourceID epo
SourceType Open Access Repository
SubjectTerms BASIC ELECTRIC ELEMENTS
ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
ELECTRICITY
SEMICONDUCTOR DEVICES
Title PACKAGED SEMICONDUCTOR DEVICES AND METHODS OF MANUFACTURING
URI https://worldwide.espacenet.com/publicationDetails/biblio?FT=D&date=20150611&DB=EPODOC&locale=&CC=WO&NR=2015085144A1
hasFullText 1
inHoldings 1
isFullTextHit
isPrint
link http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dS8MwED_GFPVNp-LHlICytyK16RcypEtSp9J2bO3c22jTDgTphqv473upm-5pb0kOjsvBL3eX3F0AbjNdGugIu5oxc6VGc3mvpbM01cw0l-iQzApHV8XJQWj1E_oyMScN-FjXwtR9Qr_r5oiIKIl4r-rzevF_icXr3MrlXfaOS_NHP-7yzio6Vu3yELu81xWDiEeswxjGbZ1w-EtD74JSD2OlHeVIq077YtxTdSmLTaPiH8LuAPmV1RE0irIF-2z991oL9oLVkzcOV-hbHsPDwGOv3pPgZKS0F4U8YXE0JFyMn5kYES_kJBBxP-IjEvkk8MLE91icqISHE7jxRcz6Gkox_dv09C3aFNk4hWY5L4szIFbm2rnl2DK1HEpt1ylwM7klc2oVRmba59DexuliO_kSDtRUJUPpehua1edXcYVmt8qua239ADDygFs
link.rule.ids 230,309,786,891,25594,76904
linkProvider European Patent Office
linkToHtml http://utb.summon.serialssolutions.com/2.0.0/link/0/eLvHCXMwfV3dS8MwED_GFOebTsWPqQFlb0Vqs34gQ7qktXNrO7Z27q30ayBIN1zFf99L3XRPews5OC6BX-5-yd0F4D6RUwUDYUNS5kYq0Sx9lOJ5HEudOEsxIJnnuiyKk11PdUL6OuvMavCxqYWp-oR-V80REVEp4r2szuvl_yUWr3IrVw_JO04tnu2gy9trdiza5SF2ea9rjXzuszZjyNva3vhXhtEFpSZypT0NSaHotG9Ne6IuZbntVOwj2B-hvqI8hlpeNKHBNn-vNeHAXT9543CNvtUJPI1MNjBfLE4mYvd8j4cs8MeEW9M-sybE9DhxrcDx-YT4NnFNL7RNFoQi4eEU7mwrYI6EVkR_i47e_G2TlTOoF4siPweiJoaWqbqWxqpOqWboObKCTE0zquZK0tEuoLVL0-Vu8S00nMAdRsO-N7iCQyESiVGy3IJ6-fmVX6MLLpObaud-AFetg0Y
openUrl ctx_ver=Z39.88-2004&ctx_enc=info%3Aofi%2Fenc%3AUTF-8&rfr_id=info%3Asid%2Fsummon.serialssolutions.com&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Apatent&rft.title=PACKAGED+SEMICONDUCTOR+DEVICES+AND+METHODS+OF+MANUFACTURING&rft.inventor=WU%2C+CHUNG-LIN&rft.inventor=ASHRAFZADEH%2C+AHMAD+R&rft.inventor=ESTACIO%2C+MARIA+CRISTINA&rft.inventor=MIKOLAJCZAK%2C+ADRIAN&rft.date=2015-06-11&rft.externalDBID=A1&rft.externalDocID=WO2015085144A1