STORAGE CONTROL DEVICE

• Main Authors: KOGA, TSUTOMU, KURIHARA, TOMOAKI, IHARA, HIDEYUKI
• Format: Patent
• Language: English; French; Japanese
• Published: 21.05.2015
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Transfer paths each contain one front-end interface from a plurality of front-end interfaces, one back-end interface from a plurality of back-end interfaces, at least one memory from one or more memories, and at least one processor from one or more processors. I/O target data are transferred by way of a target transfer path, from a plurality of transfer paths, that contains a front-end interface that has received an I/O request. A processor in the target transfer path generates path information indicating the physical devices contained in the target transfer path, and transmits a transfer instruction containing the path information to the front-end interface and/or the back-end interface in the target transfer path. In response to the transfer instruction, the front-end interface and/or the back-end interface in the target transfer path appends to the I/O target data an assurance code, which is a code for detecting data errors and which contains the path information from the transfer instruction. La présente invention concerne des voies de transfert contenant chacune une interface frontale parmi une pluralité d'interfaces frontales, une interface dorsale parmi une pluralité d'interfaces dorsales, au moins une mémoire parmi une ou plusieurs mémoires et au moins un processeur parmi un ou plusieurs processeurs. Des données cibles d'E/S sont transférées au moyen d'une voie de transfert cible, parmi une pluralité de voies de transfert, qui contient une interface frontale qui a reçu une requête d'E/S. Un processeur dans la voie de transfert cible génère des informations de voie indiquant les dispositifs physiques contenus dans la voie de transfert cible, puis transmet une instruction de transfert contenant les informations de voie à l'interface frontale et/ou l'interface dorsale dans la voie de transfert cible. En réponse à l'instruction de transfert, l'interface frontale et/ou l'interface dorsale dans la voie de transfert cible ajoute aux données cibles d'E/S un code d'assurance, qui est un code destiné à détecter des erreurs de données et qui contient les informations de voie de l'instruction de transfert. 　各転送経路は、複数のＦＥ　Ｉ／ＦのうちのいずれかのＦＥ　Ｉ／Ｆと、複数のＢＥ　Ｉ／ＦのうちのいずれかのＢＥ　Ｉ／Ｆと、１以上のメモリのうちのいずれかの少なくとも１つのメモリと、１以上のプロセッサのうちの少なくとも１つのプロセッサとを含む。複数の転送経路のうちＩ／Ｏ要求を受信したＦＥ　Ｉ／Ｆを含む対象転送経路を介してＩ／Ｏ対象データが転送される。対象転送経路におけるプロセッサが、対象転送経路に含まれる物理デバイスを表す経路情報を生成し、経路情報を含む転送指示を、対象転送経路におけるＦＥ　Ｉ／Ｆ及びＢＥ　Ｉ／Ｆのうちの少なくとも１つに送信する。対象転送経路におけるＦＥ　Ｉ／Ｆ及びＢＥ　Ｉ／Ｆのうちの少なくとも１つが、転送指示に応答して、データエラーを検出するコードであり転送指示中の経路情報を含んだ保証コードをＩ／Ｏ対象データに付与する。