SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR SEMICONDUCTOR DEVICE

• Main Authors: NAKAMURA HIROKI, MASUOKA FUJIO
• Format: Patent
• Language: English; French; Japanese
• Published: 02.04.2015
• Subjects: ELECTRICITY

A semiconductor device comprises: first pillar-shaped silicon layers (129, 131, 132, and 134); first gate dielectric layers (162) formed around the first pillar-shaped silicon layers; gate electrodes (168a and 170a), comprising metal, which are formed around the first gate dielectric layers; gate wires (168b and 170b), comprising metal, which are connected to the gate electrodes; second gate dielectric layers (173) formed around the upper portions of the first pillar-shaped silicon layers (129, 131, 132, and 134); first contacts (179a, 179b, 181a, and 181b), comprising a first metal material, which are formed around the second gate dielectric layers; second contacts (183a, 183b, 185a, and 185b), comprising a second metal material, which connect the tops of the first contacts with the tops of the first pillar-shaped silicon layers; second diffusion layers (143a and 143b) formed at the bottom of the first pillar-shaped silicon layers; and storage elements (201a, 201b, 202a, and 202b) formed above the second contacts, with variable resistance. L'invention porte sur un dispositif à semi-conducteurs qui comporte : des premières couches de silicium en forme de pilier (129, 131, 132 et 134); des premières couches de diélectrique de grille (162) formées autour des premières couches de silicium en forme de pilier; des électrode de grille (168a et 170a), comportant du métal, qui sont formées autour des premières couches de diélectrique de grille; des fils de grille (168b et 170b), comportant du métal, qui sont connectés aux électrodes de grille; des secondes couches de diélectrique de grille (173) formées autour des parties supérieures des premières couches de silicium en forme de pilier (129, 131, 132 et 134); des premiers contacts (179a, 179b, 181a et 181b), comportant un premier matériau métallique, qui sont formés autour des secondes couches de diélectrique de grille; des seconds contacts (183a, 183b, 185a et 185b), comportant un second matériau métallique, qui connectent les sommets des premiers contacts aux sommets des premières couches de silicium en forme de pilier; des secondes couches de diffusion (143a et 143b) formées au fond des premières couches de silicium en forme de pilier; des éléments de mémoire (201a, 201b, 202a et 202b) formés au-dessus des seconds contacts, présentant une résistance variable. 半導体装置は、第１の柱状シリコン層（１２９、１３１、１３２、１３４）と、前記第１の柱状シリコン層の周囲に形成された第１のゲート絶縁膜（１６２）と、第１のゲート絶縁膜の周囲に形成された、金属からなるゲート電極（１６８ａ、１７０ａ）と、ゲート電極に接続された、金属からなるゲート配線（１６８ｂ、１７０ｂ）と、第１の柱状シリコン層（１２９、１３１、１３２、１３４）の上部周囲に形成された第２のゲート絶縁膜（１７３）と、第２のゲート絶縁膜の周囲に形成された、第１の金属材料からなる第１のコンタクト（１７９ａ、１７９ｂ、１８１ａ、１８１ｂ）と、第１のコンタクトの上部と第１の柱状シリコン層の上部とを接続する、第２の金属材料からなる第２のコンタクト（１８３ａ、１８３ｂ、１８５ａ、１８５ｂ）と、第１の柱状シリコン層の下部に形成された第２の拡散層（１４３ａ、１４３ｂ）と、第２のコンタクト上に形成された、抵抗が変化する記憶素子（２０１ａ、２０１ｂ、２０２ａ、２０２ｂ）と、を有する。