SEMICONDUCTOR DEVICE

• Main Authors: ASANO MASAMICHI, MASUOKA FUJIO
• Format: Patent
• Language: English; French; Japanese
• Published: 05.02.2015
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

This invention addresses the problem of using vertical transistors, namely surrounding gate transistors (SGTs), to provide a small-surface-area semiconductor device that constitutes a CMOS two-input NOR circuit. This invention provides a semiconductor device constituting a two-input NOR circuit that has a small surface area and comprises a row of four MOS transistors. Each of said MOS transistors is formed on top of a flat silicon layer formed on top of a substrate and has a structure in which a drain, a gate, and a source are laid out vertically, said gate surrounding a silicon pillar, wherein the flat silicon layer comprises a first activated region that has a first conductivity type and a second activated region that has a second conductivity type, said regions being connected to each other via a silicon layer formed on the surface of the flat silicon layer. La présente invention aborde le problème lié à l'utilisation de transistors verticaux, c'est-à-dire des transistors à grille enveloppante (SGT), pour produire un dispositif semi-conducteur à aire de surface réduite qui constitue un circuit CMOS NON-OU à deux entrées. La présente invention concerne un dispositif semi-conducteur constituant un circuit NON-OU à deux entrées dont l'aire de surface est réduite et qui comprend une ligne de quatre transistors MOS. Chacun desdits transistors MOS est formé en haut d'une couche de silicium plate formée en haut d'un substrat et présente une structure dans laquelle un drain, une grille et une source sont disposés verticalement, ladite grille entourant un pilier de silicium, la couche de silicium plate comprenant une première zone activée qui a un premier type de conductivité et une seconde zone activée qui a un second type de conductivité, lesdites zones étant connectées entre elles via une couche de silicium formée sur la surface de la couche de silicium plate.