METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND SEMICONDUCTOR DEVICE

• Main Authors: NAKAMURA HIROKI, MASUOKA FUJIO
• Format: Patent
• Language: English; French; Japanese
• Published: 22.01.2015
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention addresses the problem of providing a method for manufacturing an SGT and providing a structure of an SGT obtained as a result of the method, the SGT having a structure in which the upper portion of a self-aligned pillar-shaped semiconductor layer is made to function as an n-type semiconductor layer or a p-type semiconductor layer depending on the work-function difference between a metal and a semiconductor, the method being a gate-last process in which a fin-shaped semiconductor layer, a pillar-shaped semiconductor layer, a gate electrode, and gate wiring are formed using two masks. The present invention resolves the problem by being characterized in having a sixth step for: depositing a second gate insulating film around a pillar-shaped semiconductor layer as well as on the gate electrode and the gate wiring; removing the second gate insulating film on a part of the gate wiring; depositing a second metal; performing etch-back; removing the second gate insulating film on the pillar-shaped semiconductor layer; depositing a third metal; and etching a part of the third metal and the second metal to form a first contact in which the second metal surrounds the side wall of the upper portion of the pillar-shaped semiconductor layer, a second contact connecting the upper portion of the first contact and the upper portion of the pillar-shaped semiconductor layer, and a third contact comprising the second metal formed on the gate wiring and the third metal. L'invention a pour objectif de fournir le procédé de fabrication d'un transistor à grille enveloppante (SGT) possédant une structure à auto-alignement dans laquelle une partie supérieure de couche semi-conductrice en forme de colonne fonctionne en tant que couche semi-conductrice type n ou couche semi-conductrice type p du fait d'une différence de travail d'extraction entre un métal et un semi-conducteur, lequel procédé consiste en un processus de type à formation de grille en dernier au cours duquel une couche semi-conductrice en forme d'ailette, une couche semi-conductrice en forme de colonne, une électrode de grille et un câblage de grille sont formés à l'aide de deux masques. L'invention a aussi pour objectif de fournir une structure de transistor à grille enveloppante (SGT) obtenue ainsi. Dans cet objectif, le procédé de l'invention est caractéristique en ce qu'il présente une sixième étape au cours de laquelle un second film d'isolation de grille est déposé à la périphérie de la couche semi-conductrice en forme de colonne, sur l'électrode de grille et sur le câblage de grille; une partie dudit second film d'isolation de grille sur ledit câblage de grille, est retirée; un second métal est déposé; une gravure est effectuée; ledit second film d'isolation de grille sur la couche semi-conductrice en forme de colonne, est retiré; un troisième métal est déposé; et ledit troisième métal ainsi que ledit second métal sont soumis de manière partielle à une gravure; ainsi, sont formés un premier contact dans lequel le second métal entoure une paroi côté partie supérieure de ladite couche semi-conductrice en forme de colonne, un second contact dans lequel sont connectées la partie supérieure dudit premier contact et la partie supérieure de ladite couche semi-conductrice en forme de colonne, et un troisième contact constitué desdits second et troisième métaux formés sur ledit câblage de grille.