SEMICONDUCTOR-DEVICE MANUFACTURING METHOD AND SEMICONDUCTOR DEVICE

• Main Authors: NAKAMURA HIROKI, MASUOKA FUJIO
• Format: Patent
• Language: English; French; Japanese
• Published: 18.12.2014
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

This invention addresses the problem of providing the following: an SGT manufacturing method, said SGT manufacturing method being a gate-last process in which two masks are used to form a fin-shaped semiconductor layer, a columnar semiconductor layer, a gate electrode, and gate wiring; and an SGT structure obtained thereby. Said problem is solved via the following steps: a first step in which a fin-shaped semiconductor layer is formed on top of a semiconductor substrate and a first insulating film is formed around said fin-shaped semiconductor layer; and a second step, after said first step, in which a second insulating film is formed around the fin-shaped semiconductor layer, first polysilicon is deposited on top of said second insulating film and planarized, a second resist for forming gate wiring and a columnar semiconductor layer is formed in a direction that is perpendicular to the direction of the fin-shaped semiconductor layer, and the first polysilicon, the second insulating film, and the fin-shaped semiconductor layer are etched to form a first dummy gate from the columnar semiconductor layer and the first polysilicon. L'invention traite le problème de fourniture des éléments suivants : un procédé de fabrication SGT, ledit procédé de fabrication SGT étant un dernier traitement de grille dans lequel deux masques sont utilisés pour former une couche de semi-conducteur en forme d'ailette, une couche de semi-conducteur en colonne, une électrode de grille et un câblage de grille; et une structure SGT obtenue par celui-ci. Ledit problème est résolu par l'intermédiaire des étapes suivantes : une première étape dans laquelle une couche de semi-conducteur en forme d'ailette est formée au-dessus d'un substrat de semi-conducteur et un premier film isolant est formé autour de ladite couche de semi-conducteur en forme d'ailette; une seconde étape, après ladite première étape, dans laquelle un second film isolant est formé autour de la couche de semi-conducteur en forme d'ailette, un premier polysilicium est déposé au-dessus dudit second film isolant et planarisé, une seconde matière de protection pour former un câblage de grille et une couche de semi-conducteur en colonne est formée dans une direction qui est perpendiculaire à la direction de la couche de semi-conducteur en forme d'ailette, et le premier polysilicium, le second film isolant et la couche de semi-conducteur en forme d'ailette sont gravés pour former une première grille factice à partir de la couche de semi-conducteur en colonne et du premier polysilicium.