METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE HAVING SGT

• Main Authors: HARADA NOZOMU, MASUOKA FUJIO
• Format: Patent
• Language: English; French; Japanese
• Published: 18.09.2014
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

The present invention provides a method for manufacturing a semiconductor device having SGT, in which a preformed N+ region (25a, 25b, 25c, 26a, 26b, 26c) and a preformed P+ region are formed in the top and bottom locations of a Si column (H5, H3, H4) in the center portions of the Si columns (H5, H3, H4), and the N+ regions and the P+ regions are used as an impurity layer. The Si columns (H5, H3, H4) are formed on an i layer substrate (13a) using a SiO2 layer (23a, 23b, 23c) as an etching mask. The impurity layer constitutes a source and a drain. La présente invention se rapporte à un procédé permettant de fabriquer un dispositif à semi-conducteur ayant un transistor à grille enveloppante, une région N+ préformée (25a, 25b, 25c, 26a, 26b, 26c) et une région P+ préformée étant formées à des emplacements supérieur et inférieur d'une colonne de silicium (H5, H3, H4) dans les parties centrales des colonnes de silicium (H5, H3, H4), et les régions N+ et les régions P+ étant utilisées comme couche d'impureté. Les colonnes de silicium (H5, H3, H4) sont formées sur un substrat de couche i (13a) à l'aide d'une couche de SiO2 (23a, 23b, 23c) comme masque de gravure. La couche d'impureté constitue une source et un drain.