DESIGNED ASPERITY CONTACTORS, INCLUDING NANOSPIKES, FOR SEMICONDUCTOR TEST USING A PACKAGE, AND ASSOCIATED SYSTEMS AND METHODS

• Main Authors: JOHNSON, MORGAN T, PRESTON, DOUGLAS A
• Format: Patent
• Language: English; French
• Published: 03.07.2014
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; MEASURING; MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES; PHYSICS; SEMICONDUCTOR DEVICES; TESTING

Nanospike contactors suitable for semiconductor device test, and associated systems and methods are disclosed. A representative apparatus includes a package having a wafer side positioned to face toward a device under test and an inquiry side facing away from the wafer side. A plurality of wafer side sites are carried at the wafer side of the package. The nanospikes can be attached to nanospike sites on a wafer side of the package. Because of their small size, multiple nanospikes make contact with a single pad/solderball on the semiconductor device. In some embodiments, after detecting that the device under test passes the test, the device under the test can be packaged to create a known good die in a package. L'invention porte sur des contacteurs à nanopointes adaptés pour un test de dispositif de semi-conducteur, et sur des systèmes et des procédés associés. Un appareil représentatif comprend un boîtier ayant un côté de tranche de semi-conducteur positionné pour être tourné vers un dispositif sous test et un côté de demande tourné à l'opposé du côté de tranche de semi-conducteur. Une pluralité de sites de côté de tranche de semi-conducteur sont portés au niveau du côté de tranche de semi-conducteur du boîtier. Les nanopointes peuvent être fixées à des sites de nanopointe sur un côté de tranche de semi-conducteur du boîtier. En raison de leur petite taille, de multiples nanopointes réalisent un contact avec un plot/globule de soudure unique sur le dispositif de semi-conducteur. Selon certains modes de réalisation, après détection que le dispositif sous test réussit le test, le dispositif sous test peut être mis en boîtier pour créer une puce dans un boîtier bien connue.