DISTRIBUTED CACHE COHERENCY DIRECTORY WITH FAILURE REDUNDANCY

• Main Authors: LOEWENSTEIN, PAUL, N, WICKI, THOMAS, M, ANESHANSLEY, NICHOLAS, E, SIVARAMAKRISHNAN, RAMASWAMY, PHILLIPS, STEPHEN, E
• Format: Patent
• Language: English; French
• Published: 26.06.2014
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A system includes a number of processors with each processor including a cache memory. The system also includes a number of directory controllers coupled to the processors. Each directory controller may be configured to administer a corresponding cache coherency directory. Each cache coherency directory may be configured to track a corresponding set of memory addresses. Each processor may be configured with information indicating the corresponding set of memory addresses tracked by each cache coherency directory. Directory redundancy operations in such a system may include identifying a failure of one of the cache coherency directories; reassigning the memory address set previously tracked by the failed cache coherency directory among the non-failed cache coherency directories; and reconfiguring each processor with information describing the reassignment of the memory address set among the non-failed cache coherency directories. Un système comprend un certain nombre de processeurs, chaque processeur comprenant une mémoire cache. Le système comprend également un certain nombre de contrôleurs de répertoire couplés aux processeurs. Chaque contrôleur de répertoire peut être configuré pour administrer un répertoire à cohérence de cache correspondant. Chaque répertoire à cohérence de cache peut être configuré pour suivre un groupe correspondant d'adresses de mémoire. Chaque processeur peut être configuré à partir d'informations indiquant le groupe correspondant d'adresses de mémoire suivi par chaque répertoire à cohérence de cache. Des opérations de redondance de répertoire dans un tel système peuvent comprendre les étapes consistant à identifier une défaillance de l'un des répertoires à cohérence de cache ; réaffecter le groupe d'adresses de mémoire précédemment suivi par le répertoire à cohérence de cache défaillant parmi les répertoires à cohérence de cache non défaillants ; et reconfigurer chaque processeur à partir d'informations décrivant la réaffectation du groupe d'adresses de mémoire parmi les répertoires à cohérence de cache non défaillants.