LINEAR IMAGE SENSOR AND DRIVING METHOD THEREFOR

• Main Authors: TAKUBO, KENJI, KURODA, RIHITO, TOMINAGA, HIDEKI, SUGAWA, SHIGETOSHI, HIROSE, RYUTA
• Format: Patent
• Language: English; French; Japanese
• Published: 08.05.2014
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC COMMUNICATION TECHNIQUE; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; PICTORIAL COMMUNICATION, e.g. TELEVISION; SEMICONDUCTOR DEVICES

In the present invention, each pixel (1) is associated with a logical gate circuit (5) and four stages of flip-flops (4a-4d). A control section (7) inputs four phase-discrimination signals to the logical gate circuit (5), and synchronizes a start signal (STR) with four phases that are different and are stipulated by the phase discrimination signals, thereby inputting the start signal to a shift register (4). While read control scanning, according to the shift register (4), is cycled through for all pixels (1), an enable signal (ENBL) is made "0" when the output of a phase discrimination circuit (110) becomes "1", and thereby the charge accumulation time of the pixels (1) is read and can be made equal to a period (T). Meanwhile, when the output of the phase discrimination circuit (110) is "1" the enable signal (ENBL) is made "1", then the accumulated charge of a PD (11) is removed once, and as a result, the charge accumulation time becomes shorter than the read period (T). As a result, the charge accumulation time can be adjusted for each pixel (1), and even if a light source has emission lines using a specific wavelength, a sufficient SN ratio can be secured while signal saturation in a portion of the pixels can be avoided. Selon la présente invention, chaque pixel (1) est associé à un circuit de portes logiques (5) et à quatre étages de bascules flip-flop (4a à 4d). Une section de commande (7) fait entrer quatre signaux à discrimination de phase dans le circuit de portes logiques (5), et synchronise un signal de départ (STR) avec quatre phases qui sont différentes et qui sont stipulées par les signaux de discrimination de phase, ce qui fait entrer le signal de départ dans un registre à décalage (4). Tandis que le balayage de commande de lecture, selon le registre à décalage (4), s'effectue cycliquement sur tous les pixels (1), un signal d'activation (ENBL) est mis à "0" lorsque la sortie d'un circuit de discrimination de phase (110) passe à "1", et par conséquent le temps d'accumulation de charge des pixels (1) est lu et peut être rendu égal à une période (T). Pendant ce temps, lorsque la sortie du circuit de discrimination de phase (110) est à "1", le signal d'activation (ENBL) est mis à "1", puis la charge accumulée d'un PD (11) est éliminée une fois, avec pour résultat un raccourcissement du temps d'accumulation de charge, lequel devient inférieur à la période de lecture (T). On peut donc régler le temps d'accumulation de charge pour chaque pixel (1), et même si une source de lumière possède des lignes d'émission utilisant une longueur d'onde spécifique, on peut assurer un rapport signal/bruit suffisant tout en évitant la saturation des signaux dans une partie des pixels.