SEMICONDUCTOR DEVICE
The present invention reduces a parasitic capacitance and a leak current of a semiconductor device. For instance, a buffer layer, which has a thickness of 100 nm, and which is formed of AlN, an undoped GaN layer having a thickness of 2 μm, and an undoped AlGaN layer having a thickness of 20 nm and a...
Saved in:
Main Authors | , , |
---|---|
Format | Patent |
Language | English French Japanese |
Published |
20.03.2014
|
Subjects | |
Online Access | Get full text |
Cover
Loading…
Summary: | The present invention reduces a parasitic capacitance and a leak current of a semiconductor device. For instance, a buffer layer, which has a thickness of 100 nm, and which is formed of AlN, an undoped GaN layer having a thickness of 2 μm, and an undoped AlGaN layer having a thickness of 20 nm and an Al composition ratio of 20 % are epitaxially grown in this order on, for instance a substrate formed of silicon, and a source electrode and a drain electrode are formed such that the source electrode and the drain electrode are in ohmic contact with the undoped AlGaN layer. Furthermore, in the undoped GaN layer and the undoped AlGaN layer directly below a gate wiring, a high-resistance region where resistance is increased by means of ion implantation of, for instance Ar, is formed, and the boundary between the high-resistance region and an element region is positioned directly below the gate wiring.
La présente invention réduit une capacité parasite et un courant de fuite d'un dispositif semi-conducteur. Par exemple, une couche tampon, qui possède une épaisseur de 100 nm, et qui est formée d'AlN, d'une couche de GaN non dopée ayant une épaisseur de 2 µm, et d'une couche d'AlGaN non dopée ayant une épaisseur de 20 nm et un rapport de composition d'Al de 20 % sont formés par croissance épitaxiale dans cet ordre sur, par exemple, un substrat formé de silicium, et une électrode de source et une électrode de drain sont formées de telle sorte que l'électrode de source et l'électrode de drain sont en contact ohmique avec la couche d'AlGaN non dopée. En outre, dans la couche de GaN non dopée et la couche d'AlGaN non dopée directement au-dessous d'un câblage de grille, une région à résistance élevée où une résistance est augmentée par implantation d'ions de, par exemple Ar, est formée, et la frontière entre la région à résistance élevée et une région d'élément est positionnée directement au-dessous du câblage de grille. |
---|---|
Bibliography: | Application Number: WO2013JP04093 |