DETERMINING CONTROL BITS OF BUTTERFLY NETWORKS FOR PARALLEL TURBO DECODING

• Main Author: NIEMINEN, ESKO JUHANI
• Format: Patent
• Language: English; French
• Published: 03.01.2014
• Subjects: BASIC ELECTRONIC CIRCUITRY; CODE CONVERSION IN GENERAL; CODING; DECODING; ELECTRICITY

Control bits for switches of a butterfly network are directly solved (314) iteratively for each successive functional column of switches to route data values in parallel according to a multiple access scheme through the butterfly network to memory spaces. A memory space address and appended bus index leading into the butterfly network are generated. A linear order bus index and a physical address are determined for a switch having an unsolved control bit. The solved control bits are applied to solve control bits to a next functional column in a linear order and an interleaved order by starting from the bus index and physical address. The linear order is moved to the interleaved order by a reduced turbo de-interleaver and the interleaved order is moved to the linear order by a reduced turbo interleaver until solving a sequence of control bits related to the start bus index and the start physical address. Des bits de commande de commutateurs d'un réseau de type papillon sont résolus directement (314) de manière itérative pour chaque colonne fonctionnelle successive des commutateurs de façon à acheminer des valeurs de données en parallèle selon un système d'accès multiple à travers le réseau de type papillon vers des espaces mémoire. Une adresse d'espace mémoire et un index de bus ajouté menant dans le réseau de type papillon sont générés. Un index de bus d'ordre linéaire et une adresse physique sont déterminés pour un commutateur qui présente un bit de commande non résolu. Les bits de commande résolus sont appliqués de façon à résoudre des bits de commande à une prochaine colonne fonctionnelle dans un ordre linéaire et dans un ordre entrelacé en commençant à partir de l'index de bus et de l'adresse physique. L'ordre linéaire est déplacé vers l'ordre entrelacé par un dispositif de désentrelacement turbo réduit et l'ordre entrelacé est déplacé vers l'ordre linéaire par un dispositif d'entrelacement turbo réduit jusqu'à la résolution d'une séquence de bits de commande qui se rapporte à l'index de bus de commencement et à l'adresse physique de commencement.