TASK PROCESSOR

• Main Author: MARUYAMA NAOTAKA
• Format: Patent
• Language: English; French; Japanese
• Published: 28.11.2013
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

In order to simultaneously execute multiple tasks in a plurality of central processing units (CPUs), this task control circuit is connected to the plurality of CPUs, and each CPU sends a system call signal to the task control circuit when a system call instruction is executed. The task control circuit (200) refers to a processor management register when a system call signal has been received from CPU0, and specifies a CPU0 RUN task. The task control circuit (200) then selects a READY task to be executed, replaces the RUN task processing data and the READY task processing data, and updates processor management information. Afin d'exécuter simultanément plusieurs tâches dans une pluralité d'unités centrales de traitement (CPU), ce circuit de contrôle de tâches est connecté à la pluralité de CPU, et chaque CPU envoie un signal d'appel système au circuit de contrôle de tâches lorsqu'une instruction d'appel système est exécutée. Le circuit de contrôle de tâches (200) se réfère à un registre de gestion de processeur lorsqu'un signal d'appel système a été reçu de la CPU0, et spécifie une tâche CPU0 RUN. Le circuit de contrôle de tâches (200) sélectionne ensuite une tâche READY à exécuter, remplace les données de traitement de la tâche RUN et les données de traitement de la tâche READY, et met à jour les informations de gestion du processeur.