SEMICONDUCTOR STORAGE DEVICE

• Main Authors: ARAI SHINTARO, MASUOKA FUJIO
• Format: Patent
• Language: English; French; Japanese
• Published: 22.08.2013
• Subjects: ELECTRICITY

The present invention provides a loadless 4T-SRAM configured from a vertical transistor SGT, the loadless 4T-SRAM having a small SRAM cell area. A stick-type memory cell configured by using four MOS transistors, wherein: the MOS transistors are SGTs which are formed on an SOI substrate and of which the drain, gate, and source are arranged in a perpendicular direction; the gate of an access transistor functioning as a wide line is shared by multiple cells that are adjacent to one another in the horizontal direction; and one contact to the wide line is formed per multiple cells. As a consequence, it is possible to provide a CMOS-type loadless 4T-SRAM having an extremely small memory cell area. La présente invention concerne une 4T-SRAM sans charge configurée à l'aide d'un transistor vertical SGT, la 4T-SRAM ayant une faible surface de cellule SRAM. L'invention concerne en outre une cellule de mémoire de type bâton, configurée à l'aide de 4 transistors MOS, dans laquelle : les transistors MOS sont des SGT qui sont formés sur un substrat SOI et dont les drain, grille et source sont disposés dans une direction perpendiculaire ; la grille d'un transistor d'accès, qui fonctionne comme une ligne large, est partagée par de multiples cellules qui sont adjacentes entre elles dans la direction horizontale ; et un contact avec la ligne large est formé pour de multiples cellules. En conséquence, il est possible de réaliser une 4T-SRAM sans charge de type CMOS qui a une surface de cellule de mémoire extrêmement faible.