LOW LATENCY VARIABLE TRANSFER NETWORK FOR FINE GRAINED PARALLELISM OF VIRTUAL THREADS ACROSS MULTIPLE HARDWARE THREADS

• Main Authors: SHEARER, ROBERT, HOOVER, RUSSELL, DEAN, WATSON, ALFRED, COMPARAN, MIGUEL
• Format: Patent
• Language: English; French
• Published: 27.06.2013
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A method and circuit arrangement utilize a low latency variable transfer network between the register files of multiple processing cores in a multi-core processor chip to support fine grained parallelism of virtual threads across multiple hardware threads. The communication of a variable over the variable transfer network may be initiated by a move from a local register in a register file of a source processing core to a variable register that is allocated to a destination hardware thread in a destination processing core, so that the destination hardware thread can then move the variable from the variable register to a local register in the destination processing core. L'invention concerne un procédé et un agencement de circuit qui utilisent un réseau de transfert de variable à faible latence entre les fichiers de registre de multiples coeurs de traitement dans une puce de processeur multicoeur afin de prendre en charge un parallélisme à granularité fine de fils d'exécution virtuels parmi de multiples fils d'exécution matériels. La communication d'une variable sur le réseau de transfert de variable peut être déclenchée par un mouvement d'un registre local dans un fichier de registre d'un coeur de traitement source à un registre de variable qui est attribué à un fil d'exécution matériel de destination dans un coeur de traitement de destination, de manière à ce que le fil d'exécution matériel de destination puisse ensuite déplacer la variable du registre de variable à un registre local dans le coeur de traitement de destination.