METHOD AND APPARATUS FOR TLB SHOOT-DOWN IN A HETEROGENEOUS COMPUTING SYSTEM SUPPORTING SHARED VIRTUAL MEMORY

• Main Authors: NAVALE, ADITVA, SANKARAN, RAJESH M, LANTZ, PHILIP, MALLICK, ASIT K, KOKER, ALTUG, NEIGER, GILBERT, CROSSLAND, JAMES B, ANDERSON, ANDREW V
• Format: Patent
• Language: English; French
• Published: 11.04.2013
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

Methods and apparatus are disclosed for efficient TLB (translation look-aside buffer) shoot-downs for heterogeneous devices sharing virtual memory in a multi-core system. Embodiments of an apparatus for efficient TLB shoot-downs may include a TLB to store virtual address translation entries, and a memory management unit, coupled with the TLB, to maintain PASID (process address space identifier) state entries corresponding to the virtual address translation entries. The PASID state entries may include an active reference state and a lazy-invalidation state. The memory management unit may perform atomic modification of PASID state entries responsive to receiving PASID state update requests from devices in the multi-core system and read the lazy-invalidation state of the PASID state entries. The memory management unit may send PASID state update responses to the devices to synchronize TLB entries prior to activation responsive to the respective lazy-invalidation state. La présente invention se rapporte à des procédés et à des appareils adaptés pour flinguer efficacement un TLB (Translation Look-aside Buffer, ou répertoire de pages actives) dans des dispositifs hétérogènes qui partagent une mémoire virtuelle dans un système multicoeur. Dans ses modes de réalisation, un appareil adapté pour flinguer efficacement un TLB peut comprendre : un TLB, pour y enregistrer des entrées de traduction d'adresses virtuelles ; et un module de gestion de mémoire, qui est couplé au TLB, pour maintenir des entrées d'état PASID (Process Address Space Identifier) correspondant aux entrées de traduction d'adresses virtuelles. Les entrées d'état PASID peuvent comprendre un état de référence actif et un état d'invalidation passif. Le module de gestion de mémoire peut accomplir une modification atomique sur des entrées d'état PASID en réponse à la réception de requêtes de mise à jour d'état PASID émanant de dispositifs présents dans le système multicoeur et il peut lire l'état d'invalidation passif des entrées d'état PASID. Le module de gestion de mémoire peut transmettre des réponses aux requêtes de mise à jour d'état PASID dans le but de synchroniser des entrées TLB avant l'activation en réponse à l'état d'invalidation passif respectif.