ARITHMETIC PROCESSING UNIT, INFORMATION PROCESSING DEVICE, AND ARITHMETIC PROCESSING UNIT CONTROL METHOD

• Main Author: HIKICHI, TORU
• Format: Patent
• Language: English; French; Japanese
• Published: 20.12.2012
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

An entry information storage unit (503) of a request storage unit (0) associates together, and holds, multiple access requests to a continuous area of a DIMM (110) (the main storage device). A pipeline control unit (103) sequentially issues to the DIMM (110) or an H-CPU the multiple associated access requests. A pipeline control unit (103) registers, in a continuous cache line of a cache tag unit (105) and a cache data storage unit (106), multiple sets of response data from the DIMM (110) or the H-CPU to the multiple sequentially issued access requests. Une unité de stockage d'informations d'entrée (503) d'une unité de stockage de demandes (0) associe et conserve plusieurs demandes d'accès à une zone continue d'un DIMM (110) (le dispositif de stockage principal). Une unité de commande pipeline (103) émet de manière séquentielle vers le DIMM (110) ou vers un H-CPU lesdites demandes d'accès associées. Une unité de commande pipeline (103) enregistre, dans un bloc de mémoire cache continu d'une unité de marquage de mémoire cache (105) et d'une unité de stockage de données de mémoire cache (106), plusieurs ensembles de données de réponse du DIMM (110) ou du H-CPU aux demandes d'accès émises de manière séquentielle.