SOLID-STATE IMAGING DEVICE, DRIVE METHOD FOR SAME AND CAMERA SYSTEM

• Main Authors: IKUMA, MAKOTO, UDA, YUKI
• Format: Patent
• Language: English; French; Japanese
• Published: 26.10.2012
• Subjects: ELECTRIC COMMUNICATION TECHNIQUE; ELECTRICITY; PICTORIAL COMMUNICATION, e.g. TELEVISION

The solid-state imaging device (30) as laid out in the present invention is a solid-state imaging device (30) which is provided with a plurality of pixel cells (50) arranged in a matrix, and is provided with: a plurality of vertical signal lines (57) which are provided upon each column; a signal processing circuit (36) which reads out pixel signals via the vertical signal lines (57) in a pixel readout period; charge pump circuits which generates voltages that are higher than a power supply voltage and lower than a ground potential using a clock signal; a vertical scanning circuit (32) which supplies the voltages generated by the charge pump circuits to the gates of the transistors included in the pixel cells (50); a clock generator (37) for supplying the clock signal to the charge pump circuits; and a control logic circuit (38) which, in a first period which includes the pixel readout period, causes the clock generator (37) to supply the clock signal which is of a frequency higher than a second period other than the first period to the charge pump circuits. L'invention concerne un dispositif imageur à semi-conducteurs (30), le dispositif imageur à semi-conducteurs (30) étant doté d'une pluralité de cellules-pixels (50) agencées dans une matrice et comprenant : une pluralité de lignes de signaux verticales (57) placées sur chaque colonne ; un circuit de traitement de signaux (36) conçu pour lire des signaux de pixels par le biais des lignes de signaux verticales (57) dans une période de lecture de pixels ; des circuits pompes à charge conçus pour générer, à partir d'un signal d'horloge, des tensions plus élevées qu'une tension d'alimentation et moins élevées qu'un potentiel de masse ; un circuit de balayage vertical (32) conçu pour appliquer les tensions générées par les circuits pompes de charge aux grilles des transistors contenus dans les cellules-pixels (50) ; un générateur d'horloge (37) conçu pour appliquer le signal d'horloge aux circuits pompes à charge ; et un circuit logique de commande (38) conçu pour faire appliquer, par le générateur d'horloge (37) et au cours d'une première période comprenant la période de lecture de pixels, le signal d'horloge aux circuits pompes à charge, la fréquence du signal d'horloge étant plus élevée que la fréquence d'une deuxième période, la deuxième période étant différente de la première période.