THERMAL POWER PLANE FOR INTEGRATED CIRCUITS

• Main Authors: BAROWSKI., HARRY, NIGGEMEIER, TIM, HARRER., HUBERT, BRUNSCHWILER, THOMAS, HUBER., ANDREAS, SUPPER, JOCHEN, MICHEL, BRUNO, PAREDES, STEPHAN
• Format: Patent
• Language: English; French
• Published: 03.05.2012
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A mechanism is provided for a thermal power plane that delivers power and constitutes minimal thermal resistance. The mechanism comprises a processor layer coupled, via a first set of coupling devices, to a signaling and input/output (I/O) layer and a power delivery layer coupled, via a second set of coupling devices, to the processor layer. In the mechanism, the power delivery layer is dedicated to only delivering power and does not provide data communication signals to the elements of the mechanism. In the mechanism, the power delivery layer comprises a plurality of conductors, a plurality of insulating materials, one or more ground planes, and a plurality of through laminate vias. In the mechanism, the signaling and input/output (I/O) layer is dedicated to only transmitting the data communication signals to and receiving the data communications signals from the processor layer and does not provide power to the elements of the processor layer. La présente invention concerne un mécanisme qui est prévu pour un plan à puissance thermique qui distribue une puissance et constitue une résistance thermique minimale. Le mécanisme comprend une couche processeur couplée, par l'intermédiaire d'un premier jeu de dispositifs d'accouplement, à une couche de signalisation et d'entrée/sortie (E/S) et une couche de distribution de puissance couplée, par l'intermédiaire d'un second jeu de dispositifs d'accouplement, à la couche processeur. Dans le mécanisme, la couche de distribution de puissance est consacrée uniquement à la distribution de puissance et ne fournit pas de signaux de communication de données aux éléments du mécanisme. Dans le mécanisme, la couche de distribution de puissance comprend une pluralité de conducteurs, une pluralité de matériaux isolants, un ou plusieurs plans de masse, et une pluralité de trous d'interconnexion de stratifié. Dans le mécanisme, la couche de signalisation et d'entrée/sortie (E/S) est consacrée uniquement à la transmission de signaux de communication de données à la couche processeur et à la réception des signaux de communication de données à partir de la couche processeur et ne fournit pas de puissance aux éléments de la couche processeur.