ARRAY ARCHITECTURE FOR REDUCED VOLTAGE, LOW POWER SINGLE POLY EEPROM

• Main Authors: STIEGLER, HARVEY, J, MITCHELL, ALLAN, T
• Format: Patent
• Language: English; French
• Published: 26.01.2012
• Subjects: INFORMATION STORAGE; PHYSICS; STATIC STORES

An Electrically Erasable Programmable Read Only Memory (EEPROM) memory array (FIG. 7) is disclosed. The memory array includes a plurality of memory cells arranged in rows and columns. Each memory cell has a switch (714), an access transistor (716), and a sense transistor (720). A current path of each access transistor is connected in series with a current path of each respective sense transistor. A first program data lead (706) is connected to the switch of each memory cell in a first column. A bit line (718) is connected to the current path of each access transistor in the first column. A read select lead (721) is connected to a control terminal of each access transistor in the first row. A first row select lead (700) is connected to a control terminal of the switch in each memory cell in a first row. L'invention porte sur une matrice de mémoire morte effaçable et programmable électriquement (EEPROM) (FIG. 7). La matrice de mémoire comprend une pluralité de cellules de mémoire agencées en rangées et en colonnes. Chaque cellule de mémoire comprend un interrupteur (714), un transistor d'accès (716) et un transistor de lecture (720). Un chemin de courant de chaque transistor d'accès est connecté en série à un chemin de courant de chaque transistor de lecture respectif. Un premier conducteur de données de programmation (706) est connecté à l'interrupteur de chaque cellule de mémoire dans une première colonne. Une ligne de bit (718) est connectée au chemin de courant de chaque transistor d'accès dans la première colonne. Un conducteur de sélection de lecture (721) est connecté à une borne de commande de chaque transistor d'accès dans la première rangée. Un premier conducteur de sélection de rangée (700) est connectée à une borne de commande de l'interrupteur de chaque cellule de mémoire dans la première rangée.