INSULATED GATE BIPOLAR TRANSISTOR AND METHOD FOR DESIGNING SAME

• Main Authors: HAMADA KIMIMORI, SAITO JUN, ARAKAWA TAKAFUMI, SUZUKI MIKIMASA
• Format: Patent
• Language: English; French; Japanese
• Published: 28.04.2011
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

Disclosed is an insulated gate bipolar transistor which has a first semiconductor layer of a first conductivity type, a second semiconductor layer of a second conductivity type formed on the surface layer of the main surface side, a third semiconductor layer of the first conductivity type selectively formed on the surface layer of the second semiconductor layer, a fourth semiconductor layer of the second conductivity type formed on the surface layer of the undersurface side, and a fifth semiconductor layer of the first conductivity type formed between the first and fourth semiconductor layers and having a higher impurity concentration than the first semiconductor layer. A recombination centre lattice defect having a single density distribution peak is disposed in the first semiconductor layer so that the peak position is located within the width of the non-depletion region at the end of turn-off time. L'invention concerne un transistor bipolaire à gâchette isolée possédant une première couche semi-conductrice d'un premier type de conductivité, une deuxième couche semi-conductrice d'un deuxième type de conductivité formée sur la surface principale, une troisième couche semi-conductrice du premier type de conductivité formée sélectivement sur la deuxième couche semi-conductrice, une quatrième couche semi-conductrice du deuxième type de conductivité formée sur la surface inférieure et une cinquième couche semi-conductrice du premier type de conductivité formée entre les première et quatrième couches semi-conductrices et ayant une concentration d'impuretés supérieure à celle de la première couche semi-conductrice. Le transistor bipolaire à gâchette isolée est disposé dans la première couche semi-conductrice, de sorte que la position du pic des défauts de la structure du centre de recombinaison ayant un pic unique de répartition de la densité se situe sur la largeur de la zone de non-appauvrissement lorsque ledit transistor est totalement bloqué.