LOW-POWER AREA-EFFICIENT SAR ADC USING DUAL CAPACITOR ARRAYS

• Main Authors: CHANG, SUN-II, YOON, EUISIK
• Format: Patent
• Language: English; French
• Published: 16.06.2011
• Subjects: BASIC ELECTRONIC CIRCUITRY; CODE CONVERSION IN GENERAL; CODING; DECODING; ELECTRICITY

An analog to digital converter that comprises a successive approximation register (SAR) having an n bit binary output, a first capacitor array connected to receive some of the bits of the binary output, a second capacitor array connected to receive the remaining bits of the binary output, and a comparator including an output connected to the SAR. The first and second capacitor arrays each have an analog output indicative of the charge stored by capacitors of that array. The comparator includes a pair of inputs, one of which is connected to the analog output of the first capacitor array and the other of which is connected to the analog output of the second capacitor array. L'invention porte sur un convertisseur analogique à numérique qui comprend un registre par approximations successives (SAR) ayant une sortie binaire à n bits, un premier réseau de condensateurs connecté pour recevoir certains des bits de la sortie binaire, et un second réseau de condensateurs connecté pour recevoir les bits restants de la sortie binaire, et un comparateur comprenant une sortie connectée au SAR. Les premier et second réseaux de condensateurs ont chacun une sortie analogique indicative de la charge stockée par les condensateurs de ce réseau. Le comparateur comprend une paire d'entrées, dont une est connectée à la sortie analogique du premier réseau de condensateurs et dont l'autre est connectée à la sortie analogique du second réseau de condensateurs.