IDLE-STATE DETECTING CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, SIGNAL PROCESSING DEVICE, AND IDLE-STATE DETECTING METHOD

• Main Authors: SHIGETA, HIROYUKI, MATSUDA, GENICHIRO
• Format: Patent
• Language: English; French; Japanese
• Published: 03.03.2011
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; PHYSICS

A processor (11) is provided with a command execution unit (110) that executes commands with pipeline processing, and a primary cache (111) that has the commands and data to be used by the command execution unit stored. An execution-command detection unit (101) will detect a no-command state in which there is no command being executed, nor any command to be executed next by the command execution unit (110), in an idle-state detection circuit (10). A read-wait detection unit (103) will detect a read-wait state in which the command execution unit (110) is waiting for data to be read. A decision unit (104) will decide that the processor (11) is in idle state, when either the no-command state or read-wait state is detected. L'invention porte sur un processeur (11) comportant une unité d'exécution d'instruction (110) exécutant des instructions avec un traitement en pipeline, et un cache primaire (111) mémorisant les instructions et les données devant être utilisées par l'unité d'exécution d'instruction. Une unité de détection d'instruction d'exécution (101) détecte un état sans instruction dans lequel il n'y a pas d'instruction ayant été exécutée, ni aucune instruction à exécuter par la suite par l'unité d'exécution d'instruction (110), dans un circuit de détection d'état de repos (10). Une unité de détection d'attente de lecture (103) détecte un état d'attente de lecture dans lequel l'unité d'exécution d'instruction (110) est en attente de lecture de données. Une unité de décision (104) décide que le processeur (11) est dans l'état de repos lorsque l'un ou l'autre de l'état sans instruction ou de l'état d'attente de lecture est détecté.