SEMICONDUCTOR DEVICE

• Main Author: TAMARU, MASAKI
• Format: Patent
• Language: English; French; Japanese
• Published: 03.02.2011
• Subjects: ELECTRICITY

Provided is a layout structure for an SRAM memory cell, that is capable of suppressing poor asymmetry in the device characteristics of pair transistors. A first memory cell is formed using the inverter (41) of a unit arrangement region (1a) and the inverter (81) of a unit arrangement region (1b). The inverters (41, 81) are both formed on a first side in the row direction in the unit arrangement regions (1a, 1b). Accordingly, a load transistor pair (TP1, TP2) and a drive transistor pair (TN1, TN2) have the same orientation from a source to a drain. Additionally, gate electrodes (31, 71) are extended in a straight line and do not have curves. La présente invention a trait à une structure de topologie pour une cellule de mémoire vive statique qui est en mesure de supprimer la faible asymétrie des caractéristiques de dispositif d'une paire de transistors. Une première cellule de mémoire est formée à l'aide de l'onduleur (41) d'une zone d'agencement d'unité (1a) et de l'onduleur (81) d'une zone d'agencement d'unité (1b). Les onduleurs (41, 81) sont tous deux formés sur un premier côté dans la direction de rangée dans les zones d'agencement d'unité (1a, 1b). Par conséquent, une paire de transistors de charge (TP1, TP2) et une paire de transistors d'attaque (TN1, TN2) ont la même orientation depuis une source jusqu'à un drain. De plus, des électrodes de grille (31, 71) s'étendent en ligne droite et ne présentent aucune courbe.