DIGITAL PLL CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT, DISPLAY APPARATUS

• Main Authors: MOURI, HIROKI, SENOUE, FUMIAKI, OKAMOTO, KOUJI
• Format: Patent
• Language: English; French; Japanese
• Published: 16.12.2010
• Subjects: AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATIONOF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES; BASIC ELECTRONIC CIRCUITRY; DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TOANOTHER; ELECTRICITY

A phase comparison circuit (111) counts the number of transitions of a reference clock (CKR1) and an oscillator clock (CKV1); sets , as the phase comparison period, the period until the number of transitions of the reference clock reaches a reference count value (RR1); and detects, as a phase error value (PP1), the difference between a target count value (C103) and the number of transitions (oscillator count value (C102)) of the oscillator clock at the phase comparison period, said target count value being based on the reference count value (RR1) and a multiplier value (DD1) for a desired oscillator frequency with respect to the frequency of the reference clock (CKR1). A smoothing circuit (12) smoothes the phase error value (PP1). A digital control oscillator circuit (13) controls the frequency of the oscillator clock (CKV1) according to the phase error value smoothened by the smoothing circuit. Selon l'invention, un circuit de comparaison de phase (111) compte le nombre de transitions d'une horloge de référence (CKR1) et d'une horloge d'oscillateur (CKV1) ; règle, en tant que période de comparaison de phase, la période s'écoulant jusqu'à ce que le nombre de transitions de l'horloge de référence atteigne une valeur totale de référence (RR1) ; et détecte, en tant que valeur d'erreur de phase (PP1), la différence entre une valeur totale cible (C103) et le nombre de transitions (valeur totale d'oscillateur (C102)) de l'horloge oscillateur pendant la période de comparaison de phase, ladite valeur totale cible étant basée sur la valeur totale de référence (RR1) et une valeur multiplicatrice (DD1) pour une fréquence d'oscillateur souhaitée par rapport à la fréquence de l'horloge de référence (CKR1). Un circuit de lissage (12) lisse la valeur d'erreur de phase (PP1). Un circuit oscillateur à commande numérique (13) règle la fréquence de l'horloge oscillateur (CKV1) conformément à la valeur d'erreur de phase lissée par le circuit de lissage.