TEST DEVICE

Delay circuits (12) and (14) give delay to pulses SP and RP, respectively. An RS flip-flop FF1 is set in response to a set pulse SP which passed through a set delay circuit (12). The following operations are performed by a multiplexer DEMUX: A reset pulse RP which passed through the reset delay circ...

Full description

Saved in:
Bibliographic Details
Main Author NEGISHI, TOSHIYUKI
Format Patent
LanguageEnglish
French
Japanese
Published 09.12.2010
Subjects
Online AccessGet full text

Cover

Loading…
More Information
Summary:Delay circuits (12) and (14) give delay to pulses SP and RP, respectively. An RS flip-flop FF1 is set in response to a set pulse SP which passed through a set delay circuit (12). The following operations are performed by a multiplexer DEMUX: A reset pulse RP which passed through the reset delay circuit (14) is received. In the first state, the aforementioned reset pulse RP is output to the reset terminal for the RS flip-flop FF1. In the second state, the reset pulse signal RP is re-input to the reset delay circuit (14), thereby forming a closed loop CL. The following operations are performed by a loop control unit (16): In the second state, a count is taken of the number of times that the reset pulse RP circles the closed loop CL. When the number of times of circling, CL, reaches a specified value, D1, then the state of the multiplexer DEMUX is switched to the first state. Selon la présente invention, des circuits de retard (12) et (14) donnent un retard à des impulsions SP et RP, respectivement. Un FF1 à bascule RS est défini en réponse à une impulsion définie SP qui passe par un circuit de retard défini (12). Les opérations suivantes sont réalisées par un multiplexeur DEMUX : une impulsion réinitialisée RP qui passe par le circuit de retard réinitialisé (14) est reçue; dans le premier état, l'impulsion réinitialisée RP susmentionnée est émise vers la borne réinitialisée pour le FF1 à bascule RS; dans le second état, le signal d'impulsion réinitialisé RP est réintroduit dans le circuit de retard réinitialisé (14), ce qui forme une boucle fermée CL. Les opérations suivantes sont réalisées par une unité de commande de boucle (16) : dans le second état, un comptage est fait du nombre de fois où l'impulsion réinitialisée RP parcourt la boucle fermée CL; lorsque le nombre de fois où la boucle est parcourue, CL, atteint une valeur précisée, D1, l'état du multiplexeur DEMUX est commuté vers le premier état.
Bibliography:Application Number: WO2010JP03653