MEMORY DEVICE HAVING INTEGRAL INSTRUCTION BUFFER

• Main Authors: KUUSILINNA, KIMMO, KALERVO, NIKARA, JARI, ANTERO, AHO, EERO, TAPANI
• Format: Patent
• Language: English; French
• Published: 09.12.2010
• Subjects: CALCULATING; COMPUTING; COUNTING; ELECTRIC DIGITAL DATA PROCESSING; INFORMATION STORAGE; PHYSICS; STATIC STORES

A dynamic random access memory integrated circuit (30) includes an interface to a serial interconnect (26), where the interface is configured to receive a plurality of memory access instructions over the serial interconnect (26), and a buffer (32) configured to store the plurality of memory access instructions prior to execution of the buffered memory access instructions by the dynamic random access memory integrated circuit. The memory access instructions are received over at least one serial link that forms the serial interconnect, and the at least one serial link may be a shared bi-directional serial link or a uni-directional serial link. L'invention concerne un circuit intégré (30) de mémoire dynamique à accès aléatoire comprenant une interface destinée à une interconnexion sérielle (26), ladite interface étant configurée pour recevoir une pluralité d'instructions d'accès mémoire sur l'interconnexion sérielle (26), et un tampon (32) configuré pour stocker la pluralité d'instructions d'accès mémoire avant l'exécution des instructions d'accès mémoire mises en tampon au moyen du circuit intégré de mémoire dynamique à accès aléatoire. Les instructions d'accès mémoire sont reçues sur au moins une liaison sérielle qui forme l'interconnexion sérielle, la liaison sérielle pouvant être une liaison sérielle bidirectionnelle partagée ou une liaison sérielle unidirectionnelle.