SEMICONDUCTOR DEVICE

• Main Authors: HIRANO, HIROSHIGE, OTA, YUKITOSHI
• Format: Patent
• Language: English; French; Japanese
• Published: 02.12.2010
• Subjects: BASIC ELECTRIC ELEMENTS; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR; ELECTRICITY; SEMICONDUCTOR DEVICES

A first interconnect layer includes a plurality of first interconnect blocks (10), each of said first interconnect blocks (10) being provided with: a first interconnect (11) which has a first potential and which at least extends in two directions; and a second interconnect (12) which has a second potential different from the first potential and which extends in at least two directions. A second interconnect layer includes: a third interconnect (21) which electrically connects together first interconnects (11) in a pair of adjacent first interconnect blocks (10); and a fourth interconnect (22) which electrically connects together the second interconnects (12) in the pair of first interconnect blocks (10). La présente invention concerne une première couche d'interconnexion comprenant une pluralité de premiers blocs d'interconnexion (10), chacun desdits premiers blocs d'interconnexion (10) étant pourvu des éléments suivants : une première interconnexion (11) qui possède un premier potentiel et qui s'étend dans au moins deux directions ; et une deuxième interconnexion (12) qui possède un second potentiel différent du premier potentiel et qui s'étend dans au moins deux directions. Une seconde couche d'interconnexion comprend les éléments suivants : une troisième interconnexion (21) qui connecte électriquement les premières interconnexions les unes aux autres (11) dans une paire de premiers blocs d'interconnexion adjacents (10) ; et une quatrième interconnexion (22) qui connecte électriquement les deuxièmes interconnexions (12) dans la paire de premiers blocs d'interconnexion (10).